基于FPGA的數字三相鎖相環的優化設計
數字三相鎖相環中含有大量乘法運算和三角函數運算,占用大量的硬件邏輯資源。為此,提出一種數字三相鎖相環的優化實現方案,利用乘法模塊復用和CORDIC算法實現三角函數運算,并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明,優化后的數字三相鎖相環大大節省了FPGA的...
數字三相鎖相環中含有大量乘法運算和三角函數運算,占用大量的硬件邏輯資源。為此,提出一種數字三相鎖相環的優化實現方案,利用乘法模塊復用和CORDIC算法實現三角函數運算,并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明,優化后的數字三相鎖相環大大節省了FPGA的...
指令集仿真器(ISS)是現代DSP產品調試的有力工具,但ISS的開發會耗費很大的人力物力,同時其正確性亦無法得到很好的保證。ISS自動生成技術是解決以上問題的有效途徑,論文描述了基于英飛凌公司Tricore的ISS自動生成的設計與實現,并對現有的自動生成技術做了一些優化,使自動產生的ISS具有更好的...
發現了C*Core國芯芯片中SCI發送與接受方波特率誤差導致數據不匹配問題,分析了發送與接受方數據傳輸丟幀、誤幀現象出現的根本原因,總結了SCI容限值與芯片主頻及標準波特率之間規律,提出了解決問題的優化方案并通過C*Core C語言編寫程序實現。實驗證明,優化后的SCI初始化程序可確保SCI發送與接...
一個實驗設計優化小程序...
遺傳算法優化神經網絡結構源程序...