數字三相鎖相環中含有大量乘法運算和三角函數運算,占用大量的硬件邏輯資源。為此,提出一種數字三相鎖相環的優化實現方案,利用乘法模塊復用和CORDIC算法實現三角函數運算,并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明,優化后的數字三相鎖相環大大節省了FPGA的資源,并能快速、準確地鎖定相位,具有良好的性能。
關注B站賬號,站內消息自動回復給您下載驗證碼。
前往 B站:半導體科技觀察
蟲蟲下載站版權所有 京ICP備2021023401號-1