數(shù)字圖像處理技術(shù)是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航天、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)等領(lǐng)域中。數(shù)字圖像處理的特點(diǎn)是處理的數(shù)據(jù)量大，處理非常耗時(shí)，本文研究了在FPGA上用硬件描述語(yǔ)言實(shí)現(xiàn)圖像處理算法，通過(guò)功能模塊的硬件化，解決了視頻圖像處理的速度問(wèn)題。隨著微電子技術(shù)的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號(hào)處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路。 本文設(shè)計(jì)的基于FPGA的圖像處理系統(tǒng)，是一個(gè)具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號(hào)由CCD傳感器送入，經(jīng)視頻解碼芯片SAA7113轉(zhuǎn)換成數(shù)字視頻信號(hào)后，圖像處理模塊完成中值濾波和邊緣檢測(cè)這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號(hào)轉(zhuǎn)換成模擬視頻信號(hào)輸出。 整個(gè)設(shè)計(jì)及各個(gè)模塊都在Altera公司的開(kāi)發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了仿真及邏輯綜合。仿真結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理的方法。
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-04-24
上傳用戶：han_zh
矩陣運(yùn)算是描述許多工程問(wèn)題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動(dòng)態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對(duì)某種體積小、運(yùn)算速度和性能要求很高的特殊場(chǎng)合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過(guò)系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語(yǔ)言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對(duì)具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語(yǔ)言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺(tái)上對(duì)其仿真、記錄運(yùn)算結(jié)果，并對(duì)采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過(guò)幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測(cè)試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個(gè)領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間： 2013-07-07
上傳用戶：xuanjie
PID算法自從問(wèn)世以來(lái)，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長(zhǎng)足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對(duì)特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開(kāi)拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時(shí)節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對(duì)當(dāng)前國(guó)內(nèi)外在算法研究方面的熱點(diǎn)問(wèn)題，對(duì)模糊PID算法進(jìn)行了深入的分析和研究。通過(guò)對(duì)汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對(duì)其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對(duì)該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動(dòng)態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過(guò)程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動(dòng)作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問(wèn)題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開(kāi)發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時(shí)分別對(duì)實(shí)現(xiàn)的各個(gè)功能模塊和整個(gè)算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問(wèn)題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問(wèn)題，提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開(kāi)發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開(kāi)發(fā)成本。
上傳時(shí)間： 2013-07-21
上傳用戶：thinode
GSM是全球使用最為廣泛的一種無(wú)線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專(zhuān)用領(lǐng)域發(fā)揮著極為重要的作用。由于無(wú)線信道具有瑞利衰落和延時(shí)效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開(kāi)系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對(duì)GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時(shí)間同步，也有頻率同步。 @@ 軟件無(wú)線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長(zhǎng)期以來(lái)，GSM的接收和解調(diào)都是由專(zhuān)用的ASIC芯片來(lái)完成的，通過(guò)軟件來(lái)實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無(wú)線電技術(shù)的思想，選擇用它們來(lái)實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計(jì)， @@ 主要內(nèi)容包括： @@ 通過(guò)相關(guān)理論知識(shí)的學(xué)習(xí)，設(shè)計(jì)驗(yàn)證了GSM基帶同步算法。對(duì)FB時(shí)間同步，討論了包絡(luò)檢測(cè)和FFT變換兩種不同的方法；對(duì)SB時(shí)間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對(duì)頻率同步，給出了一種對(duì)FB運(yùn)用相關(guān)運(yùn)算來(lái)精確估計(jì)頻率誤差的算法。 @@ 設(shè)計(jì)了使用GSM射頻收發(fā)芯片RDA6210并通過(guò)實(shí)驗(yàn)室的ALTERA EP3C25FPGA開(kāi)發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對(duì)RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計(jì)了芯片的控制模塊，得到了下變頻后的GSM基帶信號(hào)。 @@ 設(shè)計(jì)了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開(kāi)發(fā)平臺(tái)來(lái)完成基帶數(shù)據(jù)的處理。針對(duì)ALTERA EP2S180開(kāi)發(fā)平臺(tái)模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計(jì)了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計(jì)了平臺(tái)的數(shù)據(jù)存儲(chǔ)方案并將該平臺(tái)得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計(jì)了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來(lái)完成基帶數(shù)據(jù)的處理。設(shè)計(jì)了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲(chǔ)方案。 @@ 給出了接收機(jī)硬件測(cè)試的結(jié)果，從多方面驗(yàn)證了所設(shè)計(jì)硬件平臺(tái)的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時(shí)間： 2013-07-01
上傳用戶：sh19831212
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時(shí)間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個(gè)領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號(hào)的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時(shí)也是一個(gè)技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對(duì)GPS信號(hào)進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號(hào)捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號(hào)結(jié)構(gòu)和GPS接收機(jī)工作原理，對(duì)GPS信號(hào)調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號(hào)捕獲的基礎(chǔ)理論，重點(diǎn)研究時(shí)域滑動(dòng)相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺(tái)上，對(duì)GPS信號(hào)時(shí)域滑動(dòng)相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號(hào)跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對(duì)導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號(hào)的解調(diào)過(guò)程。之后對(duì)整個(gè)跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對(duì)GPS信號(hào)捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對(duì)相關(guān)器硬件結(jié)構(gòu)框架，對(duì)算法中各個(gè)模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說(shuō)明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時(shí)間： 2013-06-16
上傳用戶：jacking
調(diào)整視頻圖像的分辨率需要視頻縮放技術(shù)。如果圖像縮放技術(shù)的處理速度達(dá)到實(shí)時(shí)性要求就可以應(yīng)用于視頻縮放。 傳統(tǒng)圖像縮放技術(shù)利用插值核函數(shù)對(duì)已有像素點(diǎn)進(jìn)行插值重建還原圖像。本文介紹了圖像插值的理論基礎(chǔ)一采樣定理，并對(duì)理想重建函數(shù)Sinc函數(shù)進(jìn)行了討論。本文介紹了常用的線性圖像插值技術(shù)及像素填充、自適應(yīng)插值和小波域圖像縮放等技術(shù)。然后，本文討論了分級(jí)線性插值算法的思想，設(shè)計(jì)并實(shí)現(xiàn)了FPGA上的分級(jí)雙三次算法。最后本文對(duì)各種算法的縮放效果進(jìn)行了分析和討論。 本文在分析現(xiàn)有視頻縮放算法基礎(chǔ)之上，提出了分級(jí)線性插值算法，并應(yīng)用在簡(jiǎn)化線性插值算法中。分級(jí)線性插值算法以犧牲一定的計(jì)算精度為代價(jià)，用查找表代替乘法計(jì)算，降低了算法復(fù)雜度。本文設(shè)計(jì)并實(shí)現(xiàn)了分級(jí)雙三次插值算法，詳細(xì)說(shuō)明了板上系統(tǒng)的模塊結(jié)構(gòu)。最后本文將分級(jí)線性插值算法與原線性插值算法效果圖進(jìn)行比較，比較結(jié)果顯示分級(jí)插值算法與原算法誤差較小，在放大比例較小時(shí)可以取代原算法。結(jié)果證明分級(jí)雙三次線性插值算法的FPGA實(shí)現(xiàn)能夠滿足額定幀頻，可以進(jìn)行實(shí)時(shí)視頻縮放。
標(biāo)簽： FPGA 實(shí)時(shí)視頻 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：亞亞娟娟123
自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開(kāi)始集中越來(lái)越多的精力開(kāi)發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。 本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。 對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類(lèi)：輔助數(shù)據(jù)類(lèi)，盲估計(jì)類(lèi)和基于循環(huán)前綴的半盲估計(jì)類(lèi)。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類(lèi)的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-26
上傳用戶：希醬大魔王
現(xiàn)代數(shù)字信號(hào)處理對(duì)實(shí)時(shí)性提出了很高的要求，當(dāng)最快的數(shù)字信號(hào)處理器(DSP)仍無(wú)法達(dá)到速度要求時(shí)，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門(mén)陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強(qiáng)大并行處理能力的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢(shì)。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運(yùn)算等數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。 首先，針對(duì)圖像聲納實(shí)時(shí)性的要求和FPGA片內(nèi)資源的限制，設(shè)計(jì)了級(jí)聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運(yùn)算速度的方法，并針對(duì)蝶形運(yùn)算的特點(diǎn)提出了一些優(yōu)化和改進(jìn)措施。 其次，分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運(yùn)算的特點(diǎn)，采用了有乘法器和無(wú)乘法器兩種結(jié)構(gòu)實(shí)現(xiàn)乘累加(MAC)運(yùn)算。無(wú)乘法器結(jié)構(gòu)采用分布式算法(DA)，將乘法運(yùn)算轉(zhuǎn)化為FPGA易于實(shí)現(xiàn)的查表和移位累加操作，顯著提高了運(yùn)算效率。此外，還對(duì)相關(guān)運(yùn)算的時(shí)域多MAC方法及頻域FFT方法進(jìn)行了研究。 最后，完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實(shí)現(xiàn)了對(duì)160路信號(hào)的接收、濾波、正交變換以及發(fā)送等處理。實(shí)驗(yàn)表明，本論文所有算法均達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 算法研究
上傳時(shí)間： 2013-06-09
上傳用戶：zgu489
人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門(mén)研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來(lái)越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高性能算法以及對(duì)算法硬件加速的研究也逐漸展開(kāi)。 本文詳細(xì)分析了智能人臉識(shí)別算法原理，發(fā)展概況和前景，包括人臉檢測(cè)算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺(tái)的資源和使用。并在ISE軟件平臺(tái)上，用硬件描述語(yǔ)言(verilog HDL)對(duì)算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對(duì)C++算法進(jìn)行了優(yōu)化處理，通過(guò)仿真與軟件算法結(jié)果進(jìn)行比對(duì)，評(píng)估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。 主要研究?jī)?nèi)容如下： 首先，對(duì)硬件平臺(tái)xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對(duì)存儲(chǔ)器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對(duì)Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計(jì)，仿真和綜合。利用ISE和VC++軟件平臺(tái)，對(duì)verilog和C++算法進(jìn)行同步比較測(cè)試，使每步算法對(duì)應(yīng)正確的結(jié)果。對(duì)軟硬件平臺(tái)的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時(shí)正確選型，以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次，對(duì)人臉識(shí)別算法流程中的人臉檢測(cè)，人眼定位，預(yù)處理，識(shí)別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對(duì)其原理進(jìn)行了分析討論。人臉檢測(cè)采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡(jiǎn)單，高效。 識(shí)別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對(duì)人臉識(shí)別的影響。 最后，使用Verilog HDL 硬件描述語(yǔ)言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來(lái)效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對(duì)算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識(shí)別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來(lái)調(diào)用，F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺(tái)同時(shí)進(jìn)行，隨時(shí)對(duì)verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測(cè)和比對(duì)。全部設(shè)計(jì)模塊通過(guò)仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-13
上傳用戶：李夢(mèng)晗
現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展，越來(lái)越多的通信需要IP路由查找；同時(shí)光纖技術(shù)的發(fā)展，使得比特速率達(dá)到了20Gbps，路由技術(shù)成了整個(gè)通信系統(tǒng)的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上，實(shí)現(xiàn)了雙分支并行，每個(gè)分支流水查找的16-8-8路由算法。該算法由三級(jí)表構(gòu)成，長(zhǎng)度小于16的前綴通過(guò)擴(kuò)展成為長(zhǎng)度16的前綴存儲(chǔ)在第一級(jí)表中；長(zhǎng)度小于24位的前綴通過(guò)擴(kuò)展成為長(zhǎng)度24的前綴存儲(chǔ)在前兩級(jí)表中；長(zhǎng)度大于24的前綴則通過(guò)專(zhuān)門(mén)的存儲(chǔ)空間進(jìn)行存儲(chǔ)。將IP路由的二維查找轉(zhuǎn)化為一維精確查找，每次查找最多訪問(wèn)存儲(chǔ)器3次，就可以查得下一跳的路由信息。使用Verilog語(yǔ)言實(shí)現(xiàn)了本文提出的算法，并對(duì)算法進(jìn)行了功能仿真。為了實(shí)現(xiàn)低成本，該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實(shí)現(xiàn)。 功能仿真表明本文設(shè)計(jì)的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。
上傳時(shí)間： 2013-04-24
上傳用戶：金宜
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
