亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

迪文觸摸屏開(kāi)(kāi)發(fā)(fā)手冊(cè)(cè)

  • Zigbee2006入門(mén)(源代碼+文檔講解+系統(tǒng)推薦)

    Zigbee2006入門(mén)(源代碼+文檔講解+系統(tǒng)推薦).rar

    標(biāo)簽: Zigbee 2006 源代碼 文檔

    上傳時(shí)間: 2013-11-16

    上傳用戶(hù):bibirnovis

  • c8051f330 C程序源代碼

    //------------------------------------------------------------------------------------//此程序?yàn)锳DC轉(zhuǎn)換程序,可以選擇向ADC0BUSY寫(xiě)1或用定時(shí)器0,1,2,3作為ADC的啟動(dòng)信號(hào)。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h>               #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0     = 0xbd;                sfr16 TMR0RL   = 0xca;                                                                                               sfr16 TMR1RL   = 0xca;                 sfr16 TMR2RL   =0xca;                 sfr16 TMR3RL   =0xca;               sfr16 TMR0     = 0xCC;              sfr16 TMR1     = 0xCC;                sfr16 TMR2     = 0xcc;               sfr16 TMR3     = 0xcc;               //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result;                       //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK       49000000        #define SAMPLE_RATE  50000             //------------------------------------------------------------------------------------// 定義函數(shù)//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) {       int ADCRESULT[50] ;  int k;                     PCA0MD &= ~0x40;                       // 禁止看門(mén)狗                   SYSCLK_Init ();                        PORT_Init ();    Timer0_Init (SYSCLK/SAMPLE_RATE);     //Timer1_Init (SYSCLK/SAMPLE_RATE);     //選擇相應(yīng)的啟動(dòng)方式   //Timer2_Init (SYSCLK/SAMPLE_RATE);    //Timer3_Init (SYSCLK/SAMPLE_RATE);          ADC0_Init();   EA=1;   while(1)            {     //ADC0_CNVS_ADC0h();  k=ADC0;    ADCRESULT[i]=result;                   //此處設(shè)斷點(diǎn),觀察ADCRESULT的結(jié)果          }   }

    標(biāo)簽: c8051f330 C程序 源代碼

    上傳時(shí)間: 2013-10-13

    上傳用戶(hù):SimonQQ

  • 藍(lán)屏代碼查詢(xún)器

    電腦藍(lán)屏代碼查詢(xún)器

    標(biāo)簽: 藍(lán)屏代碼 查詢(xún)

    上傳時(shí)間: 2013-10-23

    上傳用戶(hù):xieguodong1234

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標(biāo)簽: Anaslyst-I USB 分析儀 軟件

    上傳時(shí)間: 2013-10-09

    上傳用戶(hù):qijian11056

  • 藍(lán)屏代碼查詢(xún)器

    電腦藍(lán)屏代碼查詢(xún)器

    標(biāo)簽: 藍(lán)屏代碼 查詢(xún)

    上傳時(shí)間: 2013-12-15

    上傳用戶(hù):woshinimiaoye

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標(biāo)簽: Anaslyst-I USB 分析儀 軟件

    上傳時(shí)間: 2013-11-17

    上傳用戶(hù):yczrl

  • System Verilog及 hdl高級(jí)設(shè)計(jì)技巧

    PPT是和視頻教程配套的,視頻教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面講了systemverilog從文檔到仿真,上板測(cè)試的整個(gè)流程,可能對(duì)有些朋友有幫助

    標(biāo)簽: Verilog System hdl 高級(jí)設(shè)計(jì)

    上傳時(shí)間: 2013-11-23

    上傳用戶(hù):zczc

  • 簡(jiǎn)述PCB線寬和電流關(guān)系

      PCB線寬和電流關(guān)系公式   先計(jì)算Track的截面積,大部分PCB的銅箔厚度為35um(即 1oz)它乘上線寬就是截面積,注意換算成平方毫米。 有一個(gè)電流密度經(jīng)驗(yàn)值,為15~25安培/平方毫米。把它稱(chēng)上截面積就得到通流容量。   I=KT(0.44)A(0.75), 括號(hào)里面是指數(shù),   K為修正系數(shù),一般覆銅線在內(nèi)層時(shí)取0.024,在外層時(shí)取0.048   T為最大溫升,單位為攝氏度(銅的熔點(diǎn)是1060℃)   A為覆銅截面積,單位為square mil.   I為容許的最大電流,單位為安培。   一般 10mil=0.010inch=0.254mm 1A , 250mil=6.35mm 8.3A ?倍數(shù)關(guān)系,與公式不符 ?  

    標(biāo)簽: PCB 電流

    上傳時(shí)間: 2013-11-12

    上傳用戶(hù):ljd123456

  • XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標(biāo)簽: XAPP FPGA Bank 520

    上傳時(shí)間: 2013-11-06

    上傳用戶(hù):wentianyou

  • 抑制△I噪聲的PCB設(shè)計(jì)方法

    抑制△I 噪聲一般需要從多方面著手, 但通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問(wèn)題。在對(duì)△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對(duì)通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。

    標(biāo)簽: PCB 設(shè)計(jì)方法

    上傳時(shí)間: 2013-11-18

    上傳用戶(hù):wweqas

主站蜘蛛池模板: 塔河县| 琼结县| 惠来县| 祁东县| 阜城县| 凤山市| 石首市| 北流市| 滨海县| 金塔县| 社会| 鹤山市| 天门市| 札达县| 根河市| 建水县| 葫芦岛市| 苏尼特右旗| 昭苏县| 铜山县| 南岸区| 芜湖市| 都安| 巴青县| 仁怀市| 铁岭市| 汉沽区| 锡林浩特市| 绥芬河市| 四平市| 汤阴县| 沭阳县| 昌邑市| 页游| 松潘县| 航空| 瑞金市| 江西省| 青川县| 华蓥市| 岳阳市|