詳細(xì)講述了各種基于LINUX的通信實(shí)驗(yàn)，包括GPRS，紅外線 ，藍(lán)牙 ，無線網(wǎng)絡(luò)等
上傳時(shí)間： 2013-07-07
上傳用戶：cuicuicui
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對(duì)于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號(hào)處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對(duì)XilinxVirtex-Ⅱ芯片對(duì)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號(hào)定時(shí)的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號(hào)定時(shí)模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號(hào)定時(shí)模塊相當(dāng)；通過對(duì)Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價(jià)值及OFDM的優(yōu)缺點(diǎn)，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時(shí)給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案，并從硬件語言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對(duì)OFDM的青睞，相信本論文的工作對(duì)OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價(jià)值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)》，運(yùn)用VHDL語言詳細(xì)介紹了數(shù)字通信系統(tǒng)的建模與設(shè)計(jì)，如HDB3碼的編寫
標(biāo)簽： CPLD_FPGA 數(shù)字通信 系統(tǒng)建模
上傳時(shí)間： 2013-06-11
上傳用戶：hwl453472107
數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲(chǔ)器讀寫時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。
上傳時(shí)間： 2013-06-24
上傳用戶：lingduhanya
該文利用FPGA技術(shù),設(shè)計(jì)了全概率寬帶數(shù)字接收機(jī)的實(shí)驗(yàn)平臺(tái),并在其上提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對(duì)這些方法的驗(yàn)證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個(gè)方面.提出了并行結(jié)構(gòu)算法的工程實(shí)現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點(diǎn),使濾波器能夠以高效的形式實(shí)現(xiàn),也使得后端的混頻能夠工作在一個(gè)較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對(duì)多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點(diǎn),用FPGA搭建了其實(shí)驗(yàn)?zāi)Ｐ?并利用微機(jī)EPP接口,對(duì)實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證、比較.同時(shí)也給調(diào)試帶來了方便,可以每個(gè)模塊單獨(dú)調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺(tái)也可用來對(duì)其他數(shù)字處理算法進(jìn)行實(shí)現(xiàn)性分析與實(shí)驗(yàn).參考軟件無線電設(shè)計(jì)的概念和國內(nèi)外相關(guān)文獻(xiàn),提出了多項(xiàng)濾波下變頻結(jié)構(gòu)的FPGA實(shí)現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實(shí)現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實(shí)現(xiàn)了變載頻帶通信號(hào)數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對(duì)測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實(shí)現(xiàn),使用流水線的設(shè)計(jì)方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時(shí)間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實(shí)現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運(yùn)行于實(shí)驗(yàn)平臺(tái)上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實(shí)現(xiàn).
標(biāo)簽： FPGA 寬帶 實(shí)驗(yàn) 射頻
上傳時(shí)間： 2013-06-22
上傳用戶：haoxiyizhong
CAN-bus(Corltroller Area Network)即控制器局域網(wǎng)，是國際上應(yīng)用最廣泛的現(xiàn)場總線之一。它是一種多主方式的串行通訊總線，在工業(yè)控制通訊方面擁有高位速率，高抗電磁干擾性，而且能夠檢測出產(chǎn)生的任何錯(cuò)誤。作為一種靈活，可靠的通訊系統(tǒng)，CAN總線已被廣泛運(yùn)用于各個(gè)工業(yè)控制現(xiàn)場。 基于FPGA+DSP的CAN總線通訊系統(tǒng)設(shè)計(jì)主要目標(biāo)是完成CAN總線的多節(jié)點(diǎn)可靠高速性傳輸，通過各節(jié)點(diǎn)之間的數(shù)據(jù)通信以及結(jié)點(diǎn)處理單元內(nèi)部對(duì)數(shù)據(jù)的處理實(shí)現(xiàn)整個(gè)通信系統(tǒng)間各個(gè)單元的協(xié)同工作。 本論文中的 CAN 總線通訊系統(tǒng)是完成紅外目標(biāo)探測系統(tǒng)和控制系統(tǒng)與圖像處理系統(tǒng)的實(shí)時(shí)通信，其硬件部分采用 DSP+FPGA 作為核心通訊處理單元，通過對(duì) DSP硬件編程和FPGA邏輯模塊的設(shè)計(jì)實(shí)現(xiàn)了在處理單元外部CAN總線多節(jié)點(diǎn)之間的信息可靠性傳輸以及處理單元內(nèi)部DSP和FPGA基于SPI的串行通信，從而完成了在FPGA中對(duì)CAN總線數(shù)據(jù)的處理和運(yùn)用。
標(biāo)簽： DSPFPGA CAN 總線 數(shù)據(jù)通信系統(tǒng)
上傳時(shí)間： 2013-05-23
上傳用戶：dyy618
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點(diǎn),各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對(duì)抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個(gè)正交載波上并行傳輸,這樣在傳輸時(shí),雖然整個(gè)信道是頻率選擇性衰落,但是各個(gè)子信道卻是平坦衰落,有效對(duì)抗了多經(jīng)效應(yīng),同時(shí)由于各個(gè)子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計(jì)和實(shí)現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實(shí)現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價(jià)值,本文也正是圍繞著這個(gè)中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時(shí)引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計(jì).在第二章中先介紹了相干接收和信道估計(jì)的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計(jì)算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對(duì)符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對(duì)基于IEEE 802.11a的各種同步算法包括幀檢測和符號(hào)定時(shí)、載波同步和采樣時(shí)鐘同步進(jìn)行仿真和比較,并針對(duì)適合FPGA實(shí)現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個(gè)OFDM系統(tǒng)平臺(tái)的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計(jì)方案,然后從整體上介紹了接收機(jī)的實(shí)現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個(gè)模塊的具體設(shè)計(jì),最后對(duì)整個(gè)系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.
上傳時(shí)間： 2013-04-24
上傳用戶：zhoujunzhen
在比較常用串口通信實(shí)現(xiàn)形式的利弊基礎(chǔ)上，針對(duì)某廠輪胎里程試驗(yàn)機(jī)監(jiān)控系統(tǒng)的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了串口通信動(dòng)態(tài)鏈接庫(DLL)，詳細(xì)介紹了多線程理論、重疊I/O方式，給出了程序流程圖，對(duì)一些關(guān)鍵代碼進(jìn)行了說明
上傳時(shí)間： 2013-07-19
上傳用戶：songnanhua
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺(tái)的各種參數(shù),來評(píng)價(jià)導(dǎo)彈在飛行過程中的性能，由于試車臺(tái)是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì)，其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì)，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對(duì)PCM通信的特點(diǎn)研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì)，系統(tǒng)采用的是FPGA技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)處理，采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊，構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò)，實(shí)現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明，采用FPGA技術(shù)實(shí)現(xiàn)PCM信號(hào)的編碼、傳輸、解碼，能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實(shí)現(xiàn) 多路
上傳時(shí)間： 2013-04-24
上傳用戶：com1com2
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
