亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

通信IP網(wǎng)

  • IEEE80211a物理層關(guān)鍵技術(shù)研究——FIR濾波器與Viterbi譯碼器的FPGA實(shí)現(xiàn)

    無(wú)線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低和不會(huì)出現(xiàn)線纜故障等特點(diǎn).該文對(duì)無(wú)線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實(shí)現(xiàn)技術(shù)進(jìn)行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設(shè)計(jì)實(shí)現(xiàn)了物理層基帶處理的關(guān)鍵模塊,為今后形成具有自主知識(shí)產(chǎn)權(quán)的IP核奠定了基礎(chǔ).該文研究?jī)?nèi)容得到了天津市信息化辦公室"寬帶無(wú)線局域網(wǎng)關(guān)鍵技術(shù)研究"項(xiàng)目經(jīng)費(fèi)的支持.該文在對(duì)IEEE 802.11a協(xié)議深入研究的基礎(chǔ)上,提出了物理層的實(shí)現(xiàn)方案和功能模塊劃分.重點(diǎn)研究了實(shí)現(xiàn)基帶處理的關(guān)鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實(shí)現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設(shè)計(jì)中,

    標(biāo)簽: Viterbi 80211a 80211 IEEE

    上傳時(shí)間: 2013-06-19

    上傳用戶:xinzhch

  • 保密通信中RS編解碼的FPGA實(shí)現(xiàn)

    由于信道中存在干擾,數(shù)字信號(hào)在信道中傳輸?shù)倪^(guò)程中會(huì)產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯(cuò)控制的方法來(lái)糾正傳輸過(guò)程中的錯(cuò)誤.本文的目的就是研究如何通過(guò)差錯(cuò)控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y(cè)試方法,對(duì)設(shè)計(jì)進(jìn)行測(cè)試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問(wèn)題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計(jì)等方面的研究. 糾錯(cuò)碼技術(shù)是一種通過(guò)增加一定的冗余信息來(lái)提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤.在深空通信,移動(dòng)通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對(duì)所研究的問(wèn)題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個(gè)模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個(gè)模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計(jì)中,使用了自頂向下的設(shè)計(jì)方法,編解碼算法每一個(gè)子模塊分開進(jìn)行設(shè)計(jì),最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景;接著提出糾錯(cuò)碼的設(shè)計(jì)方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時(shí)序仿真,并討論了FPGA設(shè)計(jì)的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計(jì)的一些常用方法和注意事項(xiàng);最后設(shè)計(jì)基于FPGA的硬件電路平臺(tái),并利用靜態(tài)和動(dòng)態(tài)的方法對(duì)編解碼算法進(jìn)行測(cè)試. 通過(guò)對(duì)編碼和解碼算法的充分理解,本人使用Verilog HDL語(yǔ)言對(duì)算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺(tái)上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時(shí)候,整個(gè)系統(tǒng)工作在30MHz的時(shí)鐘頻率下,通過(guò)了硬件上的靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯(cuò)功能.

    標(biāo)簽: FPGA 保密通信 RS編解碼

    上傳時(shí)間: 2013-07-01

    上傳用戶:liaofamous

  • 基于DSPs和FPGA的通信信號(hào)調(diào)制識(shí)別方法研究

    基于小波變換和神經(jīng)網(wǎng)絡(luò)理論,對(duì)非穩(wěn)定、大信噪比(SNR)變化的通信信號(hào)進(jìn)行有效的特征提取和分類,實(shí)現(xiàn)了通信信號(hào)調(diào)制方式的分類識(shí)別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細(xì)節(jié)作為特征采,實(shí)驗(yàn)得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號(hào)特征矢量,提取的信號(hào)特征矢量64點(diǎn);然后依據(jù)神經(jīng)網(wǎng)絡(luò)理論,分別采用BP網(wǎng)絡(luò)作為分類器對(duì)通信信號(hào)調(diào)制識(shí)別分類.從計(jì)算機(jī)模擬實(shí)驗(yàn)結(jié)果可知,該方法能很好地完成通信信號(hào)調(diào)制識(shí)別分類任務(wù),使識(shí)別正確率得到了明顯改善,同時(shí)降低了識(shí)別分類過(guò)程的復(fù)雜度,并且為通信信號(hào)調(diào)制識(shí)別的DSP實(shí)現(xiàn)提供了快速計(jì)算的理論基礎(chǔ).其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎(chǔ)上設(shè)計(jì)了數(shù)字信號(hào)處理板和制作調(diào)試電路板.最后,用匯編和C語(yǔ)言編制A/D程序、串口通信程序和應(yīng)用程序,并在信號(hào)處理板上調(diào)試和運(yùn)行.

    標(biāo)簽: DSPs FPGA 通信信號(hào) 調(diào)制識(shí)別

    上傳時(shí)間: 2013-07-23

    上傳用戶:731140412

  • matlab通信仿真psk誤碼分析

    MATLAB仿真通信PSK誤碼分析,主要用來(lái)測(cè)試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis

    標(biāo)簽: matlab psk 通信 仿真

    上傳時(shí)間: 2013-04-24

    上傳用戶:924484786

  • 基于FPGA的JPEG編解碼芯片設(shè)計(jì)

    近年來(lái),隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過(guò)改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問(wèn)題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).

    標(biāo)簽: FPGA JPEG 編解碼 芯片設(shè)計(jì)

    上傳時(shí)間: 2013-05-31

    上傳用戶:yuying4000

  • 基于FPGA的列車擴(kuò)頻通信基帶處理器設(shè)計(jì)

      擴(kuò)展頻譜通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強(qiáng)的抗人為干擾、窄帶干擾、多徑干擾的能力?! ”疚慕榻B了擴(kuò)展頻譜通信的基本原理,對(duì)其數(shù)字實(shí)現(xiàn)方法進(jìn)行了深入分析和研究。詳細(xì)闡述了擴(kuò)頻理論基礎(chǔ)一香農(nóng)定理;建立了擴(kuò)頻通信系統(tǒng)的數(shù)學(xué)模型,并對(duì)其進(jìn)行了分析;在對(duì)偽隨機(jī)序列研究的基礎(chǔ)上,提出了應(yīng)用于本系統(tǒng)的m序列,并對(duì)其應(yīng)用特性進(jìn)行了研究;提出了中頻調(diào)制方案DQPSK,對(duì)其進(jìn)行了分析;深入研究了接收的同步問(wèn)題—捕獲和跟蹤,并且在對(duì)數(shù)字匹配濾波器原理及其實(shí)現(xiàn)方法進(jìn)行深入研究的基礎(chǔ)上,提出基于數(shù)字匹配濾波器的捕獲和跟蹤方案;采用相關(guān)檢測(cè)的解擴(kuò)原理,完成了擴(kuò)頻數(shù)據(jù)的解擴(kuò)?!?/p>

    標(biāo)簽: FPGA 列車 擴(kuò)頻通信 基帶處理器

    上傳時(shí)間: 2013-07-12

    上傳用戶:lh25584

  • 基于FPGA的視頻壓縮IP核設(shè)計(jì)

    結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對(duì)于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺(tái).其硬件子平臺(tái)以Xilinx公司XC2V3000為核心,針對(duì)視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個(gè)視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動(dòng)軟件作為軟件解碼子平臺(tái).同時(shí)還設(shè)計(jì)了完全獨(dú)立于硬件之外的ModelSim軟件仿真驗(yàn)證平臺(tái).以FPGA仿真驗(yàn)證平臺(tái)為載體,本文設(shè)計(jì)了基于H.263協(xié)議的視頻壓縮IP核.經(jīng)過(guò)ModelSim下的軟件平臺(tái)仿真調(diào)試與硬件平臺(tái)調(diào)試相結(jié)合的手段,作者完成了視頻壓縮IP核的仿真驗(yàn)證.

    標(biāo)簽: FPGA 視頻壓縮 IP核

    上傳時(shí)間: 2013-05-31

    上傳用戶:ikemada

  • linux通信

    詳細(xì)講述了各種基于LINUX的通信實(shí)驗(yàn),包括GPRS,紅外線 ,藍(lán)牙 ,無(wú)線網(wǎng)絡(luò)等

    標(biāo)簽: linux 通信

    上傳時(shí)間: 2013-07-07

    上傳用戶:cuicuicui

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下: 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時(shí),節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式,簡(jiǎn)化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái),采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試,最大運(yùn)行時(shí)鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時(shí)間: 2013-07-23

    上傳用戶:葉山豪

  • CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)

    《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)》,運(yùn)用VHDL語(yǔ)言詳細(xì)介紹了數(shù)字通信系統(tǒng)的建模與設(shè)計(jì),如HDB3碼的編寫

    標(biāo)簽: CPLD_FPGA 數(shù)字通信 系統(tǒng)建模

    上傳時(shí)間: 2013-06-11

    上傳用戶:hwl453472107

主站蜘蛛池模板: 宽城| 天镇县| 津南区| 屏东市| 泰来县| 天柱县| 宁陕县| 浮梁县| 轮台县| 手游| 买车| 通河县| 开阳县| 潞城市| 深水埗区| 玛纳斯县| 安化县| 从化市| 嵊泗县| 班戈县| 安福县| 临颍县| 林甸县| 梨树县| 溧阳市| 宝鸡市| 榆中县| 新竹市| 兴山县| 资中县| 洪湖市| 济宁市| 兰西县| 新和县| 安福县| 淮阳县| 防城港市| 太仓市| 武乡县| 安图县| 德州市|