中文视频一区视频二区视频三区,中文字幕一区日韩精品,中文国产一区

通用計數(shù)器

基于ARM和μCOSⅡ的調(diào)速器試驗(yàn)臺的研究

隨著科學(xué)技術(shù)的飛速發(fā)展，各科學(xué)領(lǐng)域?qū)y試技術(shù)提出了越來越高的要求。調(diào)速器試驗(yàn)臺是調(diào)試、校驗(yàn)調(diào)速器性能的一種試驗(yàn)工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗(yàn)設(shè)備。基于ARM嵌入式平臺和uC/OS-II實(shí)時操作系統(tǒng)的嵌入式控制調(diào)速器試驗(yàn)臺是基于國內(nèi)外調(diào)速器測試技術(shù)的發(fā)展趨勢和工作的實(shí)際要求。本調(diào)速試驗(yàn)臺充分利用了嵌入式單片機(jī)技術(shù)和傳感器技術(shù)，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機(jī)的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機(jī)系統(tǒng)處理并輸出結(jié)果來實(shí)現(xiàn)調(diào)速器試驗(yàn)臺的功能，并運(yùn)用新型的全彩液晶顯示屏將各種試驗(yàn)數(shù)據(jù)顯示出來。本文主要是針對調(diào)速試驗(yàn)臺控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實(shí)現(xiàn)模塊化設(shè)計的基礎(chǔ)上，借鑒了“開發(fā)平臺”的設(shè)計思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺，對測控平臺的硬件結(jié)構(gòu)進(jìn)行設(shè)計，特別是對于關(guān)鍵的接口電路進(jìn)行了比較深入的研究，針對不同的應(yīng)用，集成了多種接口電路。其次，在實(shí)現(xiàn)嵌入式實(shí)時多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺，對接口電路驅(qū)動程序進(jìn)行模塊化設(shè)計。最后，研究了基于參數(shù)實(shí)時可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗(yàn)臺的控制算法。通過對本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗(yàn)臺的測試精度，也使性能更加穩(wěn)定可靠，實(shí)現(xiàn)了整個測試過程的自動化，從而減輕了試驗(yàn)人員的勞動強(qiáng)度，提高了工作效率，降低了試驗(yàn)成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現(xiàn)實(shí)意義。

標(biāo)簽： ARM COS 調(diào)速器試驗(yàn)臺

上傳時間： 2013-07-20

上傳用戶：ggwz258
基于FPGA的數(shù)字化通用PWM控制器設(shè)計

如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強(qiáng)，便于開發(fā)和維護(hù)(升級)等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。　　本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖，具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡單、響應(yīng)速度快、易修改、可現(xiàn)場編程等特點(diǎn)，可應(yīng)用于PWM的全數(shù)字化控制。文中對方案的實(shí)現(xiàn)進(jìn)行了比較詳細(xì)的論述，包括A/D采樣控制、PI算法的實(shí)現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。　　本文還提出一種新型ZCT-PWMBoost變換器，詳細(xì)的分析了該變換器的工作過程，并采用基于FPGA的數(shù)字化通用PWM控制器對這種軟開關(guān)Boost變換器進(jìn)行控制，給出了比較完滿的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果驗(yàn)證了該控制器以及該ZCTBoost變換器的可行性和有效性，

標(biāo)簽： FPGA PWM 數(shù)字化制器設(shè)計

上傳時間： 2013-07-10

上傳用戶：x4587
卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實(shí)現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運(yùn)行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。

標(biāo)簽： CDMA 2000 FPGA 卷積碼

上傳時間： 2013-06-24

上傳用戶：lingduhanya
基于FPGA的調(diào)制解調(diào)器

當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機(jī)為平臺的EDA工具進(jìn)行的。本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。

標(biāo)簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-05-28

上傳用戶：koulian
基于FPGA的回波抵消器設(shè)計與實(shí)現(xiàn)

回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實(shí)時性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實(shí)現(xiàn)方法，并利用硬件描述語言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進(jìn)行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗(yàn)證。并在FPGA硬件平臺上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對設(shè)計進(jìn)行了大量的主、客測試，各項(xiàng)測試結(jié)果均達(dá)到或優(yōu)于G．168的要求。

標(biāo)簽： FPGA 回波抵消器

上傳時間： 2013-06-23

上傳用戶：123啊
四路DVBC調(diào)制器的設(shè)計

隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實(shí)現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。

標(biāo)簽： DVBC 調(diào)制器

上傳時間： 2013-07-05

上傳用戶：leehom61
基于空間矢量脈寬調(diào)制的小功率變頻器設(shè)計

·摘要：以電機(jī)控制專用芯片TMS320F240DSP為控制核心,空間矢量脈寬調(diào)制(SVPWM)技術(shù)為理論依據(jù),設(shè)計了一款高性價比的全數(shù)字小功率變頻器;采用現(xiàn)代電力電子變換技術(shù)(AC-DC-AC)和高級數(shù)字信號處理器等技術(shù),給出了一種小功率通用變頻器的設(shè)計方案和詳細(xì)硬件軟件設(shè)計過程,利用軟件實(shí)現(xiàn)了七段式SVPWM的生成,通過實(shí)驗(yàn)說明,所提出并設(shè)計的這種新型變頻器結(jié)構(gòu)簡單,經(jīng)濟(jì)實(shí)用,具有良

標(biāo)簽： 空間矢量脈寬調(diào)制小功率變頻器

上傳時間： 2013-04-24

上傳用戶：axxsa
一種基于DSP的H.264實(shí)時視頻編碼器軟件架構(gòu)

· 摘要：提出一種適用于通用DSP平臺的H.264視頻編碼器軟件架構(gòu).以該架構(gòu)基礎(chǔ)實(shí)現(xiàn)的H.264視頻編碼器軟件可以高效地運(yùn)行在DSP系統(tǒng)中,以滿足視頻應(yīng)用中對實(shí)時編碼的要求.通過性能分析工具對原有的軟件代碼進(jìn)行分析.找到代碼運(yùn)行效率不高的瓶頸所在,并結(jié)合TMS320DM642 DSP的硬件特點(diǎn),設(shè)計出一種新型的H.264視頻編碼軟件架構(gòu).最后,在進(jìn)行了DSP的指令優(yōu)化以后,

標(biāo)簽： DSP 264 實(shí)時視頻編碼器

上傳時間： 2013-06-18

上傳用戶：jhksyghr
微電腦型數(shù)學(xué)演算式隔離傳送器

特點(diǎn)：精確度0.1%滿刻度可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計尺寸小,穩(wěn)定性高

標(biāo)簽： 微電腦數(shù)學(xué)演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
針對JPEG圖像的通用隱寫分析算法

提出了一種針對JPEG圖像的通用隱寫分析算法。該算法提取了15個具有良好分類特性的特征參數(shù)，輸入構(gòu)建的LS-SVM分類器，以達(dá)到檢測載密圖像的目的。實(shí)驗(yàn)結(jié)果表明，該算法的檢測正確率較高，檢測速度快，能夠?qū)崿F(xiàn)針對各類JPEG載密圖像的有效檢測。

標(biāo)簽： JPEG 圖像分析算法

上傳時間： 2014-12-23

上傳用戶：dddddd55