本文以電機(jī)控制DSPTMS320LF2407為核心，結(jié)合相關(guān)外圍電路，運(yùn)用新型SVPWM控制方法，設(shè)計(jì)電梯專用變頻器。為了達(dá)到電梯專用變頻器大轉(zhuǎn)矩、高性能的要求，在硬件上提高系統(tǒng)的實(shí)時性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負(fù)面影響，另外單神經(jīng)元PID控制器應(yīng)用于速度環(huán)，對速度的調(diào)節(jié)作用有明顯改善。通過軟硬件結(jié)合的方式，改善電機(jī)輸出轉(zhuǎn)矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實(shí)現(xiàn)。并設(shè)計(jì)有起動時防止沖擊電流的保護(hù)電路，以及防止過壓、欠壓的保護(hù)電路。其中，對逆變模塊IPM的驅(qū)動控制是控制電路的核心，也是系統(tǒng)實(shí)現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅(qū)動隔離控制電路、轉(zhuǎn)速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅(qū)動、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關(guān)鍵部分。另外，本課題擬定的被控對象是永磁同步電動機(jī)(PMSM)，要對系統(tǒng)實(shí)現(xiàn)SVPWM控制，依賴于轉(zhuǎn)子位置的準(zhǔn)確、實(shí)時檢測，只有這樣，才能實(shí)現(xiàn)正確的矢量變換，準(zhǔn)確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實(shí)時的垂直，達(dá)到良好的控制性能，因此，轉(zhuǎn)子位置檢測是提高變頻器性能的一個重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時間對SVPWM控制的負(fù)面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導(dǎo)通型和120度導(dǎo)通型結(jié)合起來，從而達(dá)到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調(diào)節(jié)環(huán)節(jié)，采用單神經(jīng)元PID控制器，通過反復(fù)的仿真證明，在調(diào)速比不是很大的情況下，其對速度環(huán)的調(diào)節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實(shí)驗(yàn)證明，系統(tǒng)基本上達(dá)到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時間： 2013-05-21
上傳用戶：trepb001
隨著計(jì)算機(jī)網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運(yùn)輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡(luò)應(yīng)運(yùn)而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡(luò)，于1999年通過了IEC61375-1標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)將列車通信網(wǎng)絡(luò)分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標(biāo)準(zhǔn)通信介質(zhì)，為掛在其上的設(shè)備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實(shí)際物理層之間的接口，其主要實(shí)現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項(xiàng)關(guān)鍵技術(shù)仍被國外公司壟斷，因此開發(fā)具有自主知識產(chǎn)權(quán)的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標(biāo)準(zhǔn)。根據(jù)MVBC的技術(shù)特點(diǎn)，本文提出了使用FPGA來實(shí)現(xiàn)其具體功能的方案。掛在MVB總線上的設(shè)備分為五類，他們的功能各不相同。而支持4類設(shè)備的MVBC具有設(shè)備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設(shè)備。本文的目的就是用FPGA實(shí)現(xiàn)支持4類設(shè)備的MVBC。 本文采用自頂向下的設(shè)計(jì)方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報(bào)文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對上述各個模塊進(jìn)行RTL級描述，并用Synplify Pro進(jìn)行綜合。最后，在ModelSim中對各個模塊進(jìn)行了布線后仿真和驗(yàn)證。 在實(shí)驗(yàn)室條件下，通過嚴(yán)格的仿真驗(yàn)證后，其結(jié)果證明了本文設(shè)計(jì)的模塊達(dá)到了IEC61375-1標(biāo)準(zhǔn)的要求。因此，用FPGA實(shí)現(xiàn)MVBC這一方案具有可操作性。 關(guān)鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時也是一個技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對GPS信號進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機(jī)工作原理，對GPS信號調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論，重點(diǎn)研究時域滑動相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時域滑動相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架，對算法中各個模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
IIR數(shù)字濾波器是沖激響應(yīng)為無限長的一類數(shù)字濾波器，是電子、通信及信號處理領(lǐng)域的重要研究內(nèi)容，國內(nèi)外學(xué)者對IIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)進(jìn)行了大量研究。其中，進(jìn)化算法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器雖然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工魚群算法的IIR數(shù)字濾波器優(yōu)化設(shè)計(jì)也取得了較好的效果。但這些方法都是將多目標(biāo)優(yōu)化問題轉(zhuǎn)化為單目標(biāo)優(yōu)化問題，這種方法是將每個目標(biāo)賦一個權(quán)值，然后將這些賦了權(quán)值的目標(biāo)相加，把相加的結(jié)果作為目標(biāo)函數(shù)，在此基礎(chǔ)上尋找目標(biāo)函數(shù)的最小值，這樣做造成的問題是可能將其中的任何一種滿足目標(biāo)函數(shù)值最小的情況作為最優(yōu)解，但實(shí)際上得到的不一定是最優(yōu)解。也就是說，單目標(biāo)的方法難以區(qū)分哪一種情況為最優(yōu)解，這樣的尋優(yōu)模型從理論上來說是難以得到最優(yōu)解的。另外，在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時，各個目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解。針對這些問題，本文在研究傳統(tǒng)遺傳算法、進(jìn)化規(guī)劃算法以及量子遺傳算法的IIR數(shù)字濾波器優(yōu)化設(shè)計(jì)的基礎(chǔ)上，將重點(diǎn)研究IIR數(shù)字濾波器的粒子進(jìn)化規(guī)劃優(yōu)化、遺傳多目標(biāo)優(yōu)化以及量子多目標(biāo)優(yōu)化。另外，由于在通信系統(tǒng)中IIR數(shù)字濾波器有廣泛應(yīng)用，并且大量采用FPGA實(shí)現(xiàn)，多目標(biāo)優(yōu)化方法得到的濾波器性能也值得驗(yàn)證，因此，對多目標(biāo)優(yōu)化方法得到的IIR數(shù)字濾波器系數(shù)進(jìn)行FPGA仿真驗(yàn)證有重要的現(xiàn)實(shí)意義。 @@ 論文的主要工作及研究成果具體如下： @@ 1.分析IIR數(shù)字濾波器的數(shù)學(xué)模型及其優(yōu)化設(shè)計(jì)的參數(shù)；針對低通IIR數(shù)字濾波器，采用遺傳算法及量子遺傳算法對其進(jìn)行優(yōu)化設(shè)計(jì)，并給出相應(yīng)的仿真結(jié)果及分析。 @@ 2.針對使用進(jìn)化規(guī)劃算法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器時容易陷入局部極值的問題，研究粒子進(jìn)化規(guī)劃算法，并將其應(yīng)用于IIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)，該算法將粒子群優(yōu)化算法與進(jìn)化規(guī)劃算法相結(jié)合，繼承了粒子群算法局部搜索能力強(qiáng)和進(jìn)化規(guī)劃算法遺傳父代優(yōu)良基因能力強(qiáng)的優(yōu)點(diǎn)。將這種新的粒子進(jìn)化規(guī)劃算法應(yīng)用于IIR低通、高通、帶通、帶阻數(shù)字濾波器的優(yōu)化設(shè)計(jì)，顯示了較好的效果。 @@ 3.優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器時，通常將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化問題，這種方法雖然設(shè)計(jì)簡單，但是在將多目標(biāo)轉(zhuǎn)化為單目標(biāo)時，各個目標(biāo)的權(quán)值難以確定，而且最終只能得到唯一解，不能提供更多的有效解給決策者。針對常 用基于單目標(biāo)優(yōu)化算法的不足，在分析IIR數(shù)字濾波器優(yōu)化模型和待優(yōu)化參數(shù)的基礎(chǔ)上，本文研究遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)方法，該方法將多個目標(biāo)值直接映射到適應(yīng)度函數(shù)中，通過比較函數(shù)值的占優(yōu)關(guān)系來搜索問題的有效解集，使用這種方法可以求得一組有效解，并且將多目標(biāo)轉(zhuǎn)化為單目標(biāo)的優(yōu)化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應(yīng)用于IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)，研究量子遺傳算法的IIR數(shù)字濾波器多目標(biāo)優(yōu)化設(shè)計(jì)方法，并將優(yōu)化結(jié)果與傳統(tǒng)遺傳算法的多目標(biāo)優(yōu)化方法進(jìn)行了比較。仿真結(jié)果表明，在對同一種濾波器進(jìn)行優(yōu)化設(shè)計(jì)時，使用該方法得到的結(jié)果通帶波動更小，過渡帶更窄，阻帶衰減也更大。 @@ 5.針對IIR數(shù)字濾波器的硬件實(shí)現(xiàn)問題，在對IIR數(shù)字濾波器的結(jié)構(gòu)特征進(jìn)行分析的基礎(chǔ)上，分別采用遺傳多目標(biāo)優(yōu)化方法量子多目標(biāo)方法優(yōu)化設(shè)計(jì)IIR數(shù)字濾波器的系數(shù)，然后針對兩組系數(shù)進(jìn)行了FPGA( Field-Programmable GateArray，現(xiàn)場可編程門陣列)仿真驗(yàn)證，并對兩種結(jié)果進(jìn)行了對比分析。 @@關(guān)鍵詞：IIR數(shù)字濾波器；優(yōu)化設(shè)計(jì)
標(biāo)簽： FPGA IIR 數(shù)字濾波器
上傳時間： 2013-06-09
上傳用戶：熊少鋒
本文完成了對MIPS-CPU的指令集確定，流水線與架構(gòu)設(shè)計(jì)，代碼編寫，并且在x86計(jì)算機(jī)上搭建了稱為gccmips_elf的仿真系統(tǒng)，完成了對MIPS-CPU硬件系統(tǒng)的模擬仿真，最終完成FPGA芯片的下載與實(shí)現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構(gòu)設(shè)計(jì)與5級流水線級數(shù)的確定。制定了整個CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖；根據(jù)MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應(yīng)的取指，譯碼，產(chǎn)生新的程序存儲器尋址地址，執(zhí)行，數(shù)據(jù)存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執(zhí)行模塊，數(shù)據(jù)回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設(shè)計(jì)。 @@ 重點(diǎn)分析了由于流水線設(shè)計(jì)而引入的競爭與冒險，分析了在不同流水線階段可能存在的競爭與冒險，對引起競爭與冒險的原因進(jìn)行了確定，并通過增加一些電路邏輯來避免競爭與冒險的發(fā)生，完成了競爭與冒險檢測電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險的問題，使設(shè)計(jì)的5級流水線得以暢順實(shí)現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺的搭建，該仿真器用來對應(yīng)用程序進(jìn)行編譯，鏈接與執(zhí)行，生成相應(yīng)匯編語言程序以及向量文件(16進(jìn)制機(jī)器碼)；并且同時產(chǎn)生相關(guān)的Modelsim仿真，及Quartus II下載驗(yàn)證的文件。本設(shè)計(jì)利用該仿真系統(tǒng)來評估設(shè)計(jì)的MIPS-CPU的硬件系統(tǒng)，模擬仿真結(jié)果證明本文設(shè)計(jì)的MIPS-CPU可以實(shí)現(xiàn)正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設(shè)計(jì)的同行提供了有益的參考。 @@ 最終將設(shè)計(jì)的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進(jìn)行了編譯與驗(yàn)證，對設(shè)計(jì)的MIPS-CPU的資源使用，關(guān)鍵路徑上的時序，布線情況進(jìn)行了分析，最終完成各個指標(biāo)的檢查，并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進(jìn)行軟硬件聯(lián)合調(diào)試，結(jié)果表明設(shè)計(jì)的MIPS-CPU功能正常，滿足約束，指標(biāo)正確。 @@關(guān)鍵詞 MIPS；流水線；競爭與冒險；仿真器；FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
本研究針對目標(biāo)識別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測量及人眼觀察帶來的影響，因此需要對目標(biāo)圖像進(jìn)行實(shí)時的反旋轉(zhuǎn)處理，對目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時消像旋系統(tǒng)，利用VHDL硬件描述語言實(shí)現(xiàn)了整個消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對整個算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
本課題深入分析了GPS軟件接收機(jī)基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實(shí)現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號處理實(shí)時性的要求。 論文的主體部分首先簡單分析了擴(kuò)頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細(xì)闡述了GPS信號的特點(diǎn)，并根據(jù)GPS信號的組成特點(diǎn)介紹了接收機(jī)的體系結(jié)構(gòu)。其次，通過對GPS接收機(jī)信號捕獲方案的深入研究，確定了捕獲速度快且實(shí)現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案，并對該方案提出了幾點(diǎn)改進(jìn)的措施，根據(jù)前面的分析，提出了系統(tǒng)的實(shí)現(xiàn)方案，利用MATLAB對該系統(tǒng)進(jìn)行仿真，仿真的結(jié)果充分的驗(yàn)證了方案的可行性。接著，對于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設(shè)計(jì)中沒有采用ALTERA提供的IP核，獨(dú)立設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的FFT處理器，并通過對一組數(shù)據(jù)在MATLAB中運(yùn)算得到結(jié)果和FPGA輸出結(jié)果相對比，可以驗(yàn)證該FFT處理器的正確性。再次重點(diǎn)分析了GPS接收機(jī)并行捕獲部分的FPGA具體實(shí)現(xiàn)，通過捕獲的FPGA時序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號。最后，對全文整個研究工作進(jìn)行總結(jié)，并指出以后繼續(xù)研究的方向。 本課題雖然是對于GPS接收機(jī)的研究，但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機(jī)相近，因此該課題的研究對我國衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動作用。
上傳時間： 2013-08-06
上傳用戶：青春123
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計(jì)數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個計(jì)數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計(jì)數(shù)，相位再次同步時停止計(jì)數(shù)，通過相位同步來消除計(jì)數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個計(jì)數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計(jì)的每一個模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時間： 2013-06-05
上傳用戶：wys0120
以太網(wǎng)是在20世紀(jì)70年代為解決網(wǎng)絡(luò)中零散的和偶然的堵塞而開發(fā)的，而 IEEE802.3標(biāo)準(zhǔn)是在最初的以太網(wǎng)技術(shù)基礎(chǔ)上于1980年開發(fā)成功的。現(xiàn)在，以太網(wǎng)一詞泛指所有采用CSMA/CD協(xié)議的局域網(wǎng)。以太網(wǎng)2.0版由數(shù)字設(shè)備公司、 Intel公司和Xerox公司聯(lián)合開發(fā)，它與IEEE802.3兼容。 本設(shè)計(jì)采用FPGA設(shè)計(jì)以太網(wǎng)控制器代替?zhèn)鹘y(tǒng)的ASCI設(shè)計(jì)方法，主要原因在于FPGA技術(shù)的特點(diǎn)，它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原由可編程期間門電路數(shù)有限的缺點(diǎn)。使本設(shè)計(jì)的產(chǎn)品十分靈活，可以在多種用戶多種開發(fā)平臺，硬件環(huán)境下使用而只需要對設(shè)計(jì)進(jìn)行簡單的修改和編輯即可，方便了設(shè)計(jì)者和用戶的使用。 本論文主要闡述了使用FPGA設(shè)計(jì)開發(fā)以太網(wǎng)控制器的設(shè)計(jì)開發(fā)流程，以及研究了FPGA開發(fā)方法和傳統(tǒng)ASIC開發(fā)方法的區(qū)別和優(yōu)略。主要內(nèi)容為： 1．闡述FPGA技術(shù)的發(fā)展歷史，現(xiàn)狀和將來的發(fā)展趨勢。 2．詳細(xì)說明了FPGA設(shè)計(jì)開發(fā)以太網(wǎng)控制器的全過程，包括模塊分析功能分析以及代碼設(shè)計(jì)。 3．采用軟件仿真的方法設(shè)計(jì)和驗(yàn)證了MODELSIM仿真平臺以及仿真波形圖分析。 4．對比分析了FPGA和傳統(tǒng)的ASIC開發(fā)過程的區(qū)別以及優(yōu)缺點(diǎn)。
標(biāo)簽： FPGA 以太網(wǎng)控制器
上傳時間： 2013-05-25
上傳用戶：changeboy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
