用NiosII軟核配置FPGA的C語(yǔ)言源程序，比較經(jīng)典，我用一年了，時(shí)序不需更改
標(biāo)簽： NiosII FPGA C語(yǔ)言 軟核
上傳時(shí)間： 2013-08-21
上傳用戶：qq521
使用CPLD仿真8088核,內(nèi)有源程序和說(shuō)明,可以參考
標(biāo)簽： CPLD 8088 仿真 有源
上傳時(shí)間： 2013-08-22
上傳用戶：eclipse
VHDL 源程序 開(kāi)發(fā)環(huán)境：MAXPLUS II 10.2
標(biāo)簽： MAXPLUS VHDL 10.2 II
上傳用戶：
可編程邏輯器件cpld與單片機(jī)雙向通信的源程序
標(biāo)簽： cpld 可編程邏輯器件 單片機(jī) 雙向通信
上傳時(shí)間： 2013-08-28
上傳用戶：梧桐
I2C在CPLD上的模擬實(shí)現(xiàn)源程序，用C語(yǔ)言編寫(xiě)而成
標(biāo)簽： CPLD I2C 模擬 源程序
上傳時(shí)間： 2013-08-30
上傳用戶：181992417
常用鍵盤(pán)消抖模塊——VHDL源程序！！！對(duì)vhdl編程的人具有很大的幫助，不可不看 \r\n
標(biāo)簽： VHDL 鍵盤(pán) 模塊 源程序
上傳時(shí)間： 2013-09-03
上傳用戶：hzakao
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
標(biāo)簽： XILINXCPLD verilog 232 RS
上傳用戶：gps6888
波特率發(fā)生器的設(shè)計(jì)，這里是實(shí)現(xiàn)上述功能的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 波特率 發(fā)生器
上傳時(shí)間： 2013-09-04
上傳用戶：mhp0114
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
16位計(jì)數(shù)器的設(shè)計(jì)，這里是實(shí)現(xiàn)上述功能的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 計(jì)數(shù)器
上傳時(shí)間： 2013-09-05
上傳用戶：weiwolkt
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
