編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree)，語法樹(syntax tree) 合成Synthesis: 產生目標碼
標簽： Analysis-Synthesis Analysis Model tree
上傳時間： 2016-12-01
上傳用戶：dengzb84
用Delphi6寫的演示在程序中如何設定富于個性的熱鍵,例如F+J.
標簽： Delphi6 程序 設定
上傳時間： 2016-12-02
上傳用戶：luke5347
USB中文協議USB是一種支持熱插拔的高速串行傳輸總線它使用差分信號來傳輸數據最高速度可達480
標簽： USB 480 協議 傳輸
上傳時間： 2014-02-06
上傳用戶：BIBI
先進PID:Smith預估器純滯后補償，通過與PID控制器并接，來抵消實測滯后的影響
標簽： Smith PID 補償
上傳時間： 2016-12-04
上傳用戶：eclipse
國外示波器設計參考 含原理圖 采集速度100m
標簽： 100m 波器設計 原理圖 采集
上傳時間： 2014-09-04
上傳用戶：風之驕子
基於VA7205的充電電路設計. 具電壓,電流和溫度監控功能.
標簽： 7205 VA 充電電路 電壓
上傳時間： 2016-12-05
上傳用戶：litianchu
基于ARM 微控制器配置FPGA 的實現 摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX XC2S150PQ208 FPGA 的實現過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原 理、系統實現的流程、硬件電路設計、J TAG 驅動算法的實現和配置時間的測試結果。
標簽： FPGA ARM XILINX ATMEL
上傳時間： 2013-12-19
上傳用戶：chenxichenyue
FSCQ1565RP J TAG驅動算法是MCU 以J TAG模式配置FPGA 的關 鍵。算法調用SVF 配置文件,解釋其中的語法規范,生成嚴 格的TAP 總線時序,驅動MCU 的通用I/ O 管腳來完成對 FPGA 的配置。其中TAP 時序是算法設計和實現調試的一 個主要方面,時序關系[ 2 ]如圖3 所示。
標簽： MCU TAG FSCQ 1565
上傳時間： 2016-12-06
上傳用戶：zhaoq123
用來優化php載入速度，由php研發團隊開發維護
標簽： php 速度
上傳時間： 2013-12-23
上傳用戶：cjl42111
Java設計模式. 目的是學習. Java design pattern for the purpose of learning. JAMES W. COOPER
標簽： W. Java learning pattern
上傳時間： 2014-09-06
上傳用戶：cc1015285075
蟲蟲下載站版權所有 京ICP備2021023401號-1
