信息化社會(huì)的到來(lái)以及IP技術(shù)的興起，正深刻的改變著電信網(wǎng)絡(luò)的面貌以及未來(lái)技術(shù)發(fā)展的走向。無(wú)線通信技術(shù)的發(fā)展為實(shí)現(xiàn)數(shù)字化社區(qū)提供了有力的保證。而視頻通信則成為多媒體業(yè)務(wù)的核心。如何在環(huán)境惡劣的無(wú)線環(huán)境中，實(shí)時(shí)傳輸高質(zhì)量的視頻面臨著巨大的挑戰(zhàn)，因此這也成為人們的研究熱點(diǎn)。 對(duì)于無(wú)線移動(dòng)信道來(lái)說(shuō)，網(wǎng)絡(luò)的可用帶寬是有限的。由于多徑、衰落、時(shí)延擴(kuò)展、噪聲影響和信道干擾等原因，無(wú)線移動(dòng)通信不僅具有帶寬波動(dòng)的特點(diǎn)，而且信道誤碼率高，經(jīng)常會(huì)出現(xiàn)連續(xù)的、突發(fā)性的傳輸錯(cuò)誤。無(wú)線信道可用帶寬與傳輸速率的時(shí)變特性，使得傳輸?shù)目煽啃源鬄榻档汀?視頻播放具有嚴(yán)格的實(shí)時(shí)性要求，這就要求網(wǎng)絡(luò)為視頻的傳輸提供足夠的帶寬.有保障的延時(shí)和誤碼率。為了獲得可接受的重建視頻質(zhì)量，視頻傳輸至少需要28Kbps左右的帶寬。而且視頻傳輸對(duì)時(shí)延非常敏感。然而無(wú)線移動(dòng)網(wǎng)絡(luò)卻無(wú)法提供可靠的服務(wù)質(zhì)量。 基于無(wú)線視頻通信面臨的挑戰(zhàn)，本文在對(duì)新一代視頻編碼國(guó)際標(biāo)準(zhǔn)H.264/AVC研究的基礎(chǔ)上，主要在提高其編碼效率和H.264的無(wú)線傳輸抗誤碼性能，以及如何在嵌入式環(huán)境下實(shí)現(xiàn)H.264解碼器進(jìn)行了研究。 結(jié)合低碼率和幀內(nèi)刷新，提出一種針對(duì)感興趣區(qū)的可變幀內(nèi)刷新方法。實(shí)驗(yàn)表明該方法可以使用較少的碼率對(duì)感興趣區(qū)域進(jìn)行更好的錯(cuò)誤控制，以提高區(qū)域圖像質(zhì)量，同時(shí)能根據(jù)感興趣區(qū)及信道的狀況自動(dòng)調(diào)整宏塊刷新數(shù)量，充分利用有限的碼率。 為了有效的平衡編碼效率和抗誤碼能力的之間的矛盾，筆者提出了一種自適應(yīng)FMO(Flexible Macroblock Order)編碼方法，可根據(jù)圖像的復(fù)雜度自適應(yīng)地選擇編碼所需的FMO模式。仿真結(jié)果表明這種FMO編碼方式完全可行，且在運(yùn)動(dòng)復(fù)雜度頻繁變化時(shí)效果更加明顯，完全可應(yīng)用在環(huán)境惡劣的無(wú)線信道中。 在對(duì)嵌入式PXA270硬件結(jié)構(gòu)和X264研究的基礎(chǔ)上，基本實(shí)現(xiàn)了基于H.264的嵌入式解碼，在PXA270基礎(chǔ)上進(jìn)行環(huán)境的配置，定制WirtCE操作系統(tǒng)，并編譯、產(chǎn)生開(kāi)發(fā)所用的SDK和下載內(nèi)核到目標(biāo)機(jī)。利用開(kāi)發(fā)工具EVC實(shí)現(xiàn)在PC機(jī)上的實(shí)時(shí)開(kāi)發(fā)和在線仿真調(diào)試，最終實(shí)現(xiàn)了對(duì)無(wú)差錯(cuò)H.264碼流實(shí)時(shí)解碼。
標(biāo)簽： 264 ARM 無(wú)線傳輸 差錯(cuò)控制
上傳時(shí)間： 2013-06-18
上傳用戶：也一樣請(qǐng)求
在嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程中，仿真器是一個(gè)必不可少的開(kāi)發(fā)工具。特別是對(duì)于初級(jí)嵌入式系統(tǒng)開(kāi)發(fā)工程師，借助一個(gè)功能強(qiáng)大的仿真器進(jìn)行開(kāi)發(fā)工作，可以達(dá)到事半功倍的效果。一個(gè)嵌入式仿真、調(diào)試系統(tǒng)支持單步執(zhí)行、設(shè)置斷點(diǎn)、觀察變量?jī)?nèi)容及寄存器內(nèi)容等功能。開(kāi)發(fā)人員可以通過(guò)各類調(diào)試功能觀察變量和寄存器的變化，從而可以很清楚的了解整個(gè)程序運(yùn)行的狀況，及時(shí)的調(diào)整和修改程序，并不需要反復(fù)的向芯片燒寫程序，就可以完成對(duì)于程序的調(diào)試工作。 @@ 本文在分析了目前市場(chǎng)上常用仿真器的設(shè)計(jì)原理的基礎(chǔ)上，提出了以三星公司的S3C44BO ARM7處理器為主CPU，通過(guò)以太網(wǎng)接口進(jìn)行數(shù)據(jù)傳輸?shù)腁RMJTAT仿真器的設(shè)計(jì)方案。利用這種仿真器進(jìn)行程序調(diào)試，不僅可以大幅度的提高下載速度，還可以實(shí)現(xiàn)仿真器資源的共享，而且調(diào)試時(shí)程序是在目標(biāo)板上運(yùn)行，仿真更接近于目標(biāo)硬件。 @@ 文中首先對(duì)于傳統(tǒng)仿真器的設(shè)計(jì)原理、作用、存在的問(wèn)題進(jìn)行了研究，然后提出了基于S3C44BO的以太網(wǎng)接口的ARM-JTAG仿真器的設(shè)計(jì)。該仿真器的設(shè)計(jì)主要分為以下幾步：第一，提出總體設(shè)計(jì)方案，包括硬件的設(shè)計(jì)及軟件的設(shè)計(jì)。第二，詳細(xì)介紹該仿真器的硬件結(jié)構(gòu)設(shè)計(jì)和程序開(kāi)發(fā)過(guò)程，其中特別對(duì)以太網(wǎng)接口的設(shè)計(jì)進(jìn)行了研究。第三，總結(jié)了該仿真器的功能、特點(diǎn)。 @@關(guān)鍵詞：仿真器；S3C44BO；以太網(wǎng)接口；JTAG；LwIP
標(biāo)簽： ARMJTAG 以太網(wǎng)接口 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶：253189838
TLC1551是美國(guó)TI公司生產(chǎn)的10位并行輸出模數(shù)轉(zhuǎn)換器,該器件轉(zhuǎn)換速度快,傳輸數(shù)據(jù)方便,應(yīng)用電路簡(jiǎn)單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時(shí)序、應(yīng)用電路及模數(shù)轉(zhuǎn)換的單片機(jī)基本程
上傳時(shí)間： 2013-07-26
上傳用戶：amwfhv
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過(guò)程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過(guò)于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過(guò)程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見(jiàn)，如何減少仿真過(guò)程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過(guò)程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過(guò)分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語(yǔ)言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來(lái)的內(nèi)存過(guò)度消耗難題。接下來(lái)，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過(guò)劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問(wèn)實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問(wèn)題，本文從一線程序開(kāi)發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識(shí)別)技術(shù)是近幾年剛剛開(kāi)始興起并得到迅速推廣應(yīng)用的一門新技術(shù)。該技術(shù)已被廣泛應(yīng)用于工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理等眾多領(lǐng)域。但是，基于超高頻頻段讀寫器的研制在我國(guó)尚處于起步階段，傳統(tǒng)的超高頻讀寫器都是在單片機(jī)的基礎(chǔ)上實(shí)現(xiàn)的，這類讀寫器很難實(shí)現(xiàn)復(fù)雜的多任務(wù)功能；隨著經(jīng)濟(jì)的飛速發(fā)展，能夠與網(wǎng)絡(luò)互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來(lái)越受人們的青睞與追求。針對(duì)這些問(wèn)題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器，主要內(nèi)容有： (1)分析了射頻識(shí)別技術(shù)的發(fā)展歷程和前景，以嵌入式技術(shù)為研究背景，結(jié)合軟硬件開(kāi)發(fā)平臺(tái)，給出了一種基于ARM和Linux的超高頻讀寫器設(shè)計(jì)思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應(yīng)用，分析了讀寫器和標(biāo)簽之間進(jìn)行數(shù)據(jù)傳輸時(shí)所用到的相關(guān)技術(shù)；在給出超高頻讀寫器主要技術(shù)性能指標(biāo)及功能要求的基礎(chǔ)上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)構(gòu)建過(guò)程中所用到的軟硬件進(jìn)行了器件選型。 (3)實(shí)現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設(shè)計(jì)，主要包括主控電路模塊、存儲(chǔ)電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊；闡述了各模塊的組成原理與實(shí)現(xiàn)方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求，構(gòu)建了一個(gè)進(jìn)行嵌入式開(kāi)發(fā)所需的軟件平臺(tái)。建立了交叉編譯環(huán)境以及NFS開(kāi)發(fā)調(diào)試環(huán)境；移植了系統(tǒng)啟動(dòng)所需的引導(dǎo)程序bootloader；實(shí)現(xiàn)了嵌入式Linux操作系統(tǒng)內(nèi)核、文件系統(tǒng)的配置與移植；給出了Linux系統(tǒng)下典型設(shè)備(觸摸屏、網(wǎng)絡(luò)接口、LCD)驅(qū)動(dòng)程序的移植方法。 (5)結(jié)合實(shí)驗(yàn)測(cè)試環(huán)境，對(duì)超高頻讀寫器輸出功率，讀寫器發(fā)送命令以及標(biāo)簽應(yīng)答波形進(jìn)行了測(cè)試與分析；對(duì)讀寫器的整機(jī)性能進(jìn)行了聯(lián)機(jī)測(cè)試，給出了讀寫器系統(tǒng)的實(shí)際運(yùn)行效果圖，同時(shí)對(duì)測(cè)試結(jié)果進(jìn)行了總結(jié)。 實(shí)際應(yīng)用結(jié)果表明，基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠?qū)崿F(xiàn)接入網(wǎng)絡(luò)的功能，其讀寫速度、識(shí)別率以及識(shí)別距離等技術(shù)性能指標(biāo)均達(dá)到或優(yōu)于設(shè)計(jì)標(biāo)準(zhǔn)要求，該讀寫器在與PC機(jī)連接的情況下能進(jìn)行數(shù)據(jù)處理，樣機(jī)系統(tǒng)運(yùn)行穩(wěn)定可靠，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-07-25
上傳用戶：saharawalker
JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進(jìn)傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截?cái)帱c(diǎn)的嵌入式塊編碼(EBCOT)算法，其計(jì)算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG，完全采用軟件方案實(shí)現(xiàn)將會(huì)占用大量的處理器時(shí)間和內(nèi)存開(kāi)銷，而且速度較慢，實(shí)時(shí)處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費(fèi)類電子產(chǎn)品中的應(yīng)用，打開(kāi)巨大的潛在市場(chǎng)，研究硬件實(shí)現(xiàn)的算法實(shí)時(shí)處理方案具有重要的應(yīng)用價(jià)值。 EBCOT算法是一個(gè)兩層的編碼引擎，其中的上下文編碼的運(yùn)算量約占到總運(yùn)算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運(yùn)算，沒(méi)有復(fù)雜的數(shù)學(xué)運(yùn)算，但邏輯控制流程復(fù)雜繁瑣，對(duì)存儲(chǔ)器訪問(wèn)頻繁，采用DSP或者其他的通用處理器通過(guò)指令控制實(shí)現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來(lái)實(shí)現(xiàn)該算法并進(jìn)行優(yōu)化，在研究和分析了上下文編碼算法運(yùn)算特點(diǎn)的基礎(chǔ)上，設(shè)計(jì)了列判斷和交錯(cuò)存儲(chǔ)相結(jié)合的硬件實(shí)現(xiàn)方案，并采用硬件描述語(yǔ)言Verilog在寄存器傳輸級(jí)描述了相應(yīng)的硬件電路。通過(guò)功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時(shí)鐘頻率為101MHz，且能在130ms內(nèi)完成對(duì)一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實(shí)現(xiàn)方案提高了75％。 JPEG2000的一個(gè)重要特性是其具有漸進(jìn)傳輸?shù)哪芰Γa流組織是獲得漸進(jìn)傳輸特性的技術(shù)關(guān)鍵。碼流組織通過(guò)在輸出碼流中安排數(shù)據(jù)包的先后順序來(lái)實(shí)現(xiàn)漸進(jìn)傳輸?shù)哪康摹１疚膶?duì)JPEG2000中實(shí)現(xiàn)漸進(jìn)傳輸?shù)臋C(jī)制進(jìn)行了分析，并研究了碼流組織的算法實(shí)現(xiàn)。 為了對(duì)JPEG2000算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，本文設(shè)計(jì)了基于FPGA和ARM的驗(yàn)證實(shí)驗(yàn)平臺(tái)，其中FPGA主要完成算法中運(yùn)算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機(jī)的通信。本文在該平臺(tái)上對(duì)所設(shè)計(jì)的上下文編碼算法和碼流組織模塊的設(shè)計(jì)進(jìn)行了驗(yàn)證，實(shí)驗(yàn)結(jié)果表明本文設(shè)計(jì)的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
ISO和ITU-T制定的一系列視頻編碼國(guó)際標(biāo)準(zhǔn)的推出，開(kāi)創(chuàng)了視頻通信和存儲(chǔ)應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲(chǔ)容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標(biāo)準(zhǔn)中實(shí)現(xiàn)途徑的共性和優(yōu)勢(shì)，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺(tái)上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點(diǎn)，建立一個(gè)可重構(gòu)的內(nèi)核處理模塊。進(jìn)一步的完善算法(運(yùn)算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進(jìn)行門級(jí)電路設(shè)計(jì)的原型，構(gòu)建一個(gè)片上可編程的獨(dú)立系統(tǒng)。 編碼器設(shè)計(jì)有良好的應(yīng)用前景，通過(guò)使用離散余弦變換和熵編碼，對(duì)運(yùn)動(dòng)圖像從空間上進(jìn)行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲(chǔ)和編輯等方面的要求。同時(shí)，系統(tǒng)的設(shè)計(jì)將解碼的工作量大幅度降低，功能模塊在作適當(dāng)?shù)母膭?dòng)后可為解碼器的參考設(shè)計(jì)使用。 研究所涉及的各功能模塊都進(jìn)行了系統(tǒng)性的仿真和綜合，滿足工程樣機(jī)的前期研發(fā)需要。
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
隨著無(wú)線通信的應(yīng)用日益廣泛，無(wú)線通信系統(tǒng)的種類也越來(lái)越繁雜，但是由于不同通信系統(tǒng)的工作頻段、調(diào)制方式、通信協(xié)議等原理結(jié)構(gòu)上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無(wú)線電擺脫了硬件體系結(jié)構(gòu)的束縛，成為解決不同通信體制之間互操作問(wèn)題和開(kāi)展多種通信業(yè)務(wù)的最佳途徑，具有巨大的商業(yè)和軍事價(jià)值，被喻為無(wú)線電通信領(lǐng)域一次新的技術(shù)革命。 本文首先回顧了軟件無(wú)線電的提出和發(fā)展現(xiàn)狀，然后論述了軟件無(wú)線電的基本理論和數(shù)學(xué)模型。在此理論和模型的基礎(chǔ)上，設(shè)計(jì)了軟件無(wú)線電接收機(jī)的硬件平臺(tái)。該平臺(tái)包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無(wú)線接收機(jī)組成；中頻部分先將接收機(jī)輸出的模擬信號(hào)數(shù)字化，然后再通過(guò)FPGA實(shí)現(xiàn)下變頻；基帶部分主要由DSP和嵌入式系統(tǒng)組成，完成解調(diào)、同步等處理并可以進(jìn)行一些其他的應(yīng)用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內(nèi)核的LPC2200芯片，為了實(shí)現(xiàn)開(kāi)發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時(shí)實(shí)內(nèi)核。 軟件無(wú)線電接收機(jī)是一個(gè)很龐大的體系，其中的數(shù)字下變頻器DDC是一個(gè)非常關(guān)鍵的組成部分，在這部分中可方便的對(duì)接收頻段、濾波器特性等進(jìn)行編程控制，極大的提高了通信設(shè)備的性能和靈活性，因此本文的重點(diǎn)在于數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)。實(shí)現(xiàn)下變頻的方法有很多種，由于FPGA在速度和靈活性上的優(yōu)勢(shì)，其應(yīng)用也越來(lái)越廣泛，因此主要采用了居于領(lǐng)導(dǎo)地位的XILINX公司的SPATAN-Ⅱ芯片來(lái)實(shí)現(xiàn)數(shù)字下變頻的功能。
標(biāo)簽： FPGA 無(wú)線接收機(jī) 下變頻
上傳時(shí)間： 2013-04-24
上傳用戶：mfhe2005
卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡(jiǎn)化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲(chǔ)器讀寫時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。
上傳時(shí)間： 2013-06-24
上傳用戶：lingduhanya
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
