波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號(hào)處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中，對(duì)CCD傳來的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺(tái)，對(duì)波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國(guó)內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢(shì)，能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能，同時(shí)也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對(duì)高速電路設(shè)計(jì)中易出現(xiàn)的問題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問題，包括反射、串?dāng)_等，說明了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時(shí)序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測(cè)試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號(hào)處理算法程序，保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)；性價(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。
標(biāo)簽： DSPFPGA 圖像處理 電路板 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：firstbyte
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
為了滿足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念，即周邊器件互連。因?yàn)镻CI總線具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線協(xié)議做了比較深刻的分析，從設(shè)計(jì)要求和PCI總線規(guī)范入手，采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來驗(yàn)證PCI接口電路的性能。 然后通過PCI總線接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì)，驗(yàn)證系統(tǒng)方案的選擇，并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過編寫測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線后的時(shí)序仿真，并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試，證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動(dòng)程序開發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開發(fā)的過程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后，使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng)，并驗(yàn)證設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-15
上傳用戶：1134473521
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶：shanml
隨著紅外探測(cè)技術(shù)和超大規(guī)模專用集成電路的發(fā)展，實(shí)時(shí)紅外成像系統(tǒng)得到了越來越廣泛的應(yīng)用。如何針對(duì)紅外圖像的特性對(duì)紅外圖像進(jìn)行實(shí)時(shí)處理，得到能真實(shí)反映探測(cè)場(chǎng)景、適合觀察分析的紅外圖像是目前紅外成像技術(shù)的研究熱點(diǎn)。針對(duì)紅外圖像在被采集后立即進(jìn)行預(yù)處理，簡(jiǎn)化后級(jí)數(shù)字信號(hào)處理單元的繁重任務(wù)，在紅外成像技術(shù)中具有重要意義。本論文主要工作如下： (1)對(duì)紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區(qū)別進(jìn)行了闡述。 (2)簡(jiǎn)要介紹了頻域中圖像的增強(qiáng)算法，以及圖像的灰度變換原理。 (3)通過對(duì)時(shí)域中各種算法的分析對(duì)比，以及時(shí)域處理與頻域處理的對(duì)比，選擇數(shù)種適合紅外圖像預(yù)處理的算法進(jìn)行硬件實(shí)現(xiàn)，然后再根據(jù)硬件實(shí)現(xiàn)的難易程度和算法對(duì)硬件資源的占用率，以及最終對(duì)圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對(duì)FPGA的特點(diǎn)，采用了模塊化結(jié)構(gòu)設(shè)計(jì)，方便構(gòu)成并行運(yùn)算，充分體現(xiàn)了實(shí)時(shí)處理的要求。 (5)分析了紅外圖像灰度變換的硬件構(gòu)成，實(shí)現(xiàn)了對(duì)紅外圖像的直方圖統(tǒng)計(jì)。 (6)闡述了I2C總線標(biāo)準(zhǔn)，使用I2C總線對(duì)SAA7115視頻圖像處理芯片的控制，對(duì)模擬的紅外圖像采集、量化成數(shù)字圖像信號(hào)；由于采用SDRAM進(jìn)行數(shù)據(jù)的存儲(chǔ)，所以針對(duì)數(shù)據(jù)的存儲(chǔ)及讀取方式設(shè)計(jì)了SDRAM存儲(chǔ)器的控制器，將量化后的數(shù)據(jù)存儲(chǔ)到SDRAM存儲(chǔ)器。 (7)詳細(xì)闡述了圖像頻域處理的硬件實(shí)現(xiàn)方法，并特別說明了DFT的FPGA硬件構(gòu)成方法及這種方法與DSP處理器構(gòu)成方法的區(qū)別。然后針對(duì)整個(gè)系統(tǒng)的時(shí)序構(gòu)成及時(shí)序要求，采用了PLL核構(gòu)成了系統(tǒng)的時(shí)序部分，并對(duì)系統(tǒng)進(jìn)行了優(yōu)化，以提高運(yùn)行速度及減少資源占用率。
上傳時(shí)間： 2013-07-12
上傳用戶：頂?shù)弥?/p>
DS5250是Maxim安全微控制器系列中的一款高度安全、4時(shí)鐘每機(jī)器周期、100%兼容8051指令集的微控制器。DS5250設(shè)計(jì)用作加密引擎，應(yīng)用于密碼鍵盤、金融終端及其它數(shù)據(jù)安全性較高的應(yīng)用。該器
上傳時(shí)間： 2013-06-02
上傳用戶：daoxiang126
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高效率，又能像軟件那樣靈活可變，易于升級(jí)，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關(guān)鍵在于電路結(jié)構(gòu)可以動(dòng)態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來實(shí)現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實(shí)驗(yàn)板的可編程資源實(shí)現(xiàn)了一個(gè)8位微程序控制的“實(shí)驗(yàn)CPU”，將“實(shí)驗(yàn)CPU”與實(shí)驗(yàn)板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對(duì)雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進(jìn)行了初步研究。 首先，文章研究了8位微程序控制CPU的開發(fā)實(shí)現(xiàn)。通過設(shè)計(jì)實(shí)驗(yàn)CPU的系統(tǒng)邏輯圖，來確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼。“實(shí)驗(yàn)CPU”采用的是微程序控制器的方式來進(jìn)行控制，因此進(jìn)行了微程序控制器的設(shè)計(jì)，即微指令編碼的設(shè)計(jì)和微程序編碼的設(shè)計(jì)。為利用可編程資源實(shí)現(xiàn)該“實(shí)驗(yàn)CPU”，需對(duì)“實(shí)驗(yàn)CPU”進(jìn)行VHDL描述。 其次，文章進(jìn)行了“實(shí)驗(yàn)CPU”綜合下載與開發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發(fā)工具。將“實(shí)驗(yàn)CPU”的VHDL描述進(jìn)行綜合以及下載，與實(shí)驗(yàn)箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實(shí)現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實(shí)驗(yàn)板的具體環(huán)境，文章對(duì)雙內(nèi)核CPU系統(tǒng)存在的關(guān)鍵問題，如“實(shí)驗(yàn)CPU”的內(nèi)存讀寫問題、微程序控制器的實(shí)現(xiàn)，以及“實(shí)驗(yàn)CPU'’框架等進(jìn)行了改進(jìn)，并通過在開發(fā)工具中添加控制模塊和驅(qū)動(dòng)程序來實(shí)現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對(duì)雙核CPU系統(tǒng)進(jìn)行了功能分析。經(jīng)分析，該系統(tǒng)中兩個(gè)CPU內(nèi)核均可正常運(yùn)行指令、執(zhí)行任務(wù)。利用實(shí)驗(yàn)板上的ARMCPU監(jiān)視用“實(shí)驗(yàn)CPU”的工作情況，如模擬“實(shí)驗(yàn)CPU”的內(nèi)存，實(shí)現(xiàn)機(jī)器碼運(yùn)行，通過串行口發(fā)送的指令來完成單步運(yùn)行、連續(xù)運(yùn)行、停止、“實(shí)驗(yàn)CPU"指令文件傳送、“實(shí)驗(yàn)CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級(jí)終端上。該系統(tǒng)通過利用ARMCPU來監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測(cè)與控制，對(duì)于生物生存生長(zhǎng)，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機(jī)械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費(fèi)電子產(chǎn)品和專用設(shè)備等各個(gè)領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計(jì)RTD和NTC熱敏電阻等。但信號(hào)調(diào)理，模數(shù)轉(zhuǎn)換及恒溫器等功能全都會(huì)增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能，并以其低廉的價(jià)格迅速地占據(jù)了市場(chǎng)。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一，它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線，允許在同一根導(dǎo)線上掛接多個(gè)控制對(duì)象，形成多點(diǎn)一線總線測(cè)控系統(tǒng)。布線施工方便，成本低廉。其二，線路上傳送的是數(shù)字信號(hào)，所受干擾和損耗小，性能好。本課題旨在分析和設(shè)計(jì)基于數(shù)字化一線總線技術(shù)的溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用Microsoft公司的Visual C++作為開發(fā)平臺(tái)，運(yùn)用MSComm控件進(jìn)行串口通信，進(jìn)行命令的發(fā)送和接收。
上傳時(shí)間： 2013-07-29
上傳用戶：BOBOniu
隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，簡(jiǎn)稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計(jì)水平也達(dá)到了一個(gè)新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計(jì)的指紋識(shí)別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計(jì)。通過IP核技術(shù)和靈活的軟硬件編程，實(shí)現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對(duì)指紋處理算法進(jìn)行了改進(jìn)，研究了指紋識(shí)別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識(shí)別模塊的SOPC設(shè)計(jì)方案，然后是對(duì)模塊的詳細(xì)設(shè)計(jì)。在硬件方面，完成了指紋識(shí)別模塊的 FPGA 硬件設(shè)計(jì)，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計(jì)和 FPGA 外圍電路設(shè)計(jì)。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時(shí)鐘電路、SDRAM存儲(chǔ)器電路、FLASH存儲(chǔ)器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實(shí)物硬件設(shè)計(jì)，給出了設(shè)計(jì)方法和電路連接圖。 在軟件方面，包括下面兩個(gè)內(nèi)容： 完成 FPGA 外圍器件程序設(shè)計(jì)，實(shí)現(xiàn)對(duì)外圍器件的操作。 深入的研究了指紋識(shí)別算法。對(duì)指紋圖像識(shí)別算法中的指紋圖像濾波和匹配算法進(jìn)行了分析，提出了指紋圖像增強(qiáng)改進(jìn)算法和匹配改進(jìn)算法，通過試驗(yàn)，改進(jìn)后的指紋圖像濾波算法取得了較好的指紋圖像增強(qiáng)效果。改進(jìn)后的匹配算法速度較快，誤識(shí)率較低。最后研究了指紋識(shí)別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實(shí)現(xiàn)。
標(biāo)簽： FPGA 指紋識(shí)別 模塊設(shè)計(jì)
上傳時(shí)間： 2013-06-12
上傳用戶：yx007699
SL811HS是一個(gè)嵌入式的主/從設(shè)備控制器，可以全速或低速與USB設(shè)備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS
上傳時(shí)間： 2013-04-24
上傳用戶：sy_jiadeyi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
