隨著電力電子技術的發展，交流電源系統的電能質量問題受到越來越多的關注。傳統的整流環節廣泛采用二極管不控整流和晶閘管相控整流電路，向電網注入了大量的諧波及無功，造成了嚴重的污染。提高電網側功率因數以及降低輸入電流諧波成為一個研究熱點。功率因數校正技術是減小用電設備對電網造成的諧波污染，提高功率因數的一項有力措施。本文所做的主要工作包括以下幾部分： 1.分析了單位功率因數三相橋式整流的工作原理，這種整流拓撲從工作原理上可以分成兩部分：功率因數補償網絡和常規整流網絡。在此基礎上，為整流電路建立了精確的數學模型。 2.這種單位功率因數三相橋式整流的輸入電感是在額定負載下計算出的，當負載發生變化時，其功率因數會降低。針對這種情況，提出了一種新的控制方法。常規整流網絡向電網注入的諧波可以由功率因數補償網絡進行補償，所以輸入功率因數相應提高。負載消耗的有功由電網提供，補償網絡既不消耗有功也不提供任何有功。根據功率平衡理論，可以確定參考補償電流。雙向開關的導通和關斷由滯環電流控制確定。在這一方法的控制下，雙向開關工作在高頻下，因此輸入電感值相應降低。仿真和實驗結果都表明：新的控制方法下，負載變化時，輸入電流仍接近于正弦，功率因數接近1。 3.根據IEEE-519標準對諧波電流畸變率的要求，為單位功率因數三相橋式整流提出了另一種控制方法。該方法綜合考慮單次諧波電流畸變率、總諧波畸變率、功率因數、有功消耗等性能指標，并進行優化，推導出最優電流補償增益和相移。將三相負載電流通過具有最優電流補償增益和相移的電流補償濾波器，得到補償后期望的電網電流，驅動雙向開關導通和關斷。仿真和實驗都收到了滿意的效果，使這一整流橋可以工作在較寬的負載范圍內。 4.單位功率因數三相橋式整流中直流側電容電壓隨負載的波動而波動，為提高其動、靜態性能，將簡單自適應控制應用到了直流側電容電壓的控制中，并提出利用改進的二次型性能指標修改自適應參數的方法，可以在實現對參考模型跟蹤的同時又不使控制增量過大，與常規的PI型簡單自適應控制相比在適應律的計算中引入了控制量的增量和狀態誤差在k及k+1時刻的采樣值。利用該方法為直流側電壓設計了控制器，并進行了仿真與實驗研究，結果表明與PI型適應律相比，新的控制器能提高系統的動態響應性能，負載變化時系統的魯棒性更強。
上傳時間： 2013-06-15
上傳用戶：WS Rye
由于下一代微處理器的工作電壓越來越低，所需電流越來越大，現有的5V、12V輸入的電壓調節模塊（VRM）已經不能滿足它的要求了，因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小，有利于效率提高，同時可以大大減小輸入濾波器體積。 本課題首先分析了VRM的發展現狀和常用拓撲，以及未來的發展趨勢，并在此基礎上介紹了級聯式流饋推挽DC/DC變換器的概念。接著，具體分析了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器的原理和工作過程。再接著，分別介紹了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器及其控制同路的建模和設計方法，并給出設計實例。最后，分別用這兩種拓撲結構制作了兩臺48V輸入、3．3V/10A輸出的樣機，并對兩者進行了一定的實驗比較研究，以驗證設計的有效性。
上傳時間： 2013-07-29
上傳用戶：gxrui1991
不間斷電源(UPS)是一種能提供優質電源并保證電源供應連續的電力電子裝置。它的應用范圍廣泛，在很多領域，UPS已經成了標準配置。采用數字信號處理器(DSP)實現UPS的數字化控制是當前許多UPS設計者關注的問題。DSP在UPS中的應用主要集中在兩個方面：一是將各種先進的控制方法用于逆變實時數字控制；二是利用DSP實現更準確更迅速的鎖相環控制。 本文分析了當前逆變控制的各種方案，針對逆變的擾動及諧波周期出現的特點，采用了重復控制來提高逆變輸出的穩態特性。因為重復控制具有一個周期延遲控制的特點，本文也采用了PID控制來改善逆變控制的動態性能。本文分析了目前重復控制的常用方案，在建立UPS逆變濾波電路數學模型的基礎上設計了新的重復控制和PID控制結合的方案。對重復控制與PID復合控制方案在MATLAB中作了仿真。仿真試驗證明了控制方案的有效性。 在硬件方面，設計了在線式UPS系統中DSP的接口電路，其中包括DSP供電電路，蓄電池電壓過低檢測電路，市電及輸出電壓過零檢測等電路。對DSP的資源進行了分配，充分利用了DSP的外設多和速度快的特點。 在軟件方面，設計了各部分的程序，其中包括主程序，軟件鎖相及正弦參考信號生成程序，輸出有效值控制程序以及各種相關的中斷及保護程序。 本文結合實際，搭建了實驗線路，給出了實驗線路的原理及各部分的實驗電路。該實驗電路可對逆變控制過程和鎖相環節進行控制實驗。 本文將PID控制與重復控制相結合，對逆變器輸出進行控制，驗證了重復控制與PID復合控制的有效性。本文還對UPS的DSP數字化控制作了研究，這些都對UPS技術的進步有積極的作用。
上傳時間： 2013-05-17
上傳用戶：t1213121
自20世紀80年代以來，正交頻分復用技術不但在廣播式數字音頻和視頻領域得到廣泛的應用，而且已經成為無線局域網標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關注。隨著人們對通信數據化、寬帶化、個人化和移動化需求的增強，OFDM技術在綜合無線接入領域將會獲得越來越廣泛的應用。人們開始集中越來越多的精力開發OFDM技術在移動通信領域的應用，本文也是基于無線通信平臺上的OFDM技術的運用。 本文的所有內容都是建立在空地數據無線通信系統下行鏈路FPGA實現基礎上的。本文作者的主要工作集中在鏈路接收端的FPGA實現和調試上。主要包括幀同步(時間同步)算法的研究與設計、OFDM頻率同步算法的研究與設計以及同步模塊、OFDM解調模塊、QAM解調模塊的FPGA實現。最終實現高速數字圖像傳輸系統下行鏈路在無線環境中連通。 對于無線移動通信系統而言，多普勒頻移、收發設備的本地載頻偏差均可能破壞OFDM系統子載波之間的正交性，從而導致ICI，影響系統性能。另外，由于OFDM系統大多采用IFFT/FFT實現調制解調，因此在接收方確定FFT的起點對數據的正確解調也至關重要。同步技術即是針對系統中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償，來減少各種同步偏差對系統性能的影響。在OFDM實現的關鍵技術中，同步技術是十分重要的一部分。本文花費了三個章節闡述了同步技術的原理、算法和實現方法。 目前OFDM系統的載波同步方案，可以歸納為三大類：輔助數據類，盲估計類和基于循環前綴的半盲估計類。本文首先分析了各種載波同步方案的優缺點，并舉例說明了各個載波同步方式的實現方法。然后具體闡述了本文在FPGA平臺上實現的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現結構。本文所采用的幀同步和頻率同步方案都是采用輔助數據類的，在闡述其具體算法的同時對算法在不同參數和不同形式下的性能做出了仿真對比分析。 OFDM的解調采用FFT算法，在FPGA上的實現是十分方便的。本文主要闡述其實現結構，重點放在提取有效數據部分有效數據位置的推導過程。最后介紹了本文實現QAM軟解調的解調方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據公式中的系數和變量分析算法性能的方式。在闡述實現方式時首先給出實現框圖，然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現方式之后給出了仿真或者上板結果，最后再給出整體測試結果。
上傳時間： 2013-06-26
上傳用戶：希醬大魔王
互感器是電力系統中電能計量和繼電保護中的重要設備，其精度和可靠性與電力系統的安全性、可靠性和經濟運行密切相關。隨著電力工業的發展，傳統的電磁式互感器已經暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點，電子式互感器逐步替代電磁式互感器代表著電力工業的發展方向。目前，國產的互感器校驗儀主要是電磁式互感器校驗儀，電子式互感器校驗儀依賴于進口。電子式互感器的發展，使得電子式互感器校驗儀的研制勢在必行。 本課題依據國際標準IEC60044-7、IEC60044-8和國內標準GB20840[1].7-2007、GB20840[1].8-2007，設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗，即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號，比較兩路信號的參數，根據比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數字信號的特征，然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網控制器RTL8019的控制電路，以實現電子式互感器信號的遠程接收，同時設計A/D芯片MAX125的控制電路，以實現標準電磁式互感器模擬輸出的數字化。軟件主要采用FPGA的SOPC技術，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發環境下，完成對硬件電路的底層控制，運用準同步算法和DFT算法開發應用程序實現對數字信號的處理。最終完成電子式互感器校驗儀的設計。 最后進行了相關的實驗，所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗，對其額定負荷的20％、100％、120％點做為測量點進行測量。經過對實驗數據的處理分析可知，校驗儀對電子式互感器的校驗精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據。
上傳時間： 2013-04-24
上傳用戶：569342831
高速、高精度已經成為伺服驅動系統的發展趨勢，而位置檢測環節是決定伺服系統高速、高精度性能的關鍵環節之一。光電編碼器作為伺服驅動系統中常用的檢測裝置，根據結構和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅動系統的結論。 絕對式光電編碼器精度高、位數多的特點決定其通信方式只能采取串行傳輸方式，且由相應的通信協議控制信息的傳輸。本文首先針對編碼器主要生產廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協議相關的硬件電路、數據幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎上，采用自頂向下的設計方法，將整個接口電路劃分成發送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設計編碼器接口電路。最終的設計在相關硬件電路上實現。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅動程序驗證了整個設計的各項功能，達到了設計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-07-24
上傳用戶：ca05991270
針對目前增量式光電編碼器辨向計數電路脈沖或抖動干擾抑制能力差的問題，提出了一種基于有限狀態機的編碼器接口電路設計方案，并給出了硬件實
上傳時間： 2013-05-21
上傳用戶：michael52
反激式開關電源變壓器的設計反激式變壓器是反激開關電源的核心，它決定了反激變換器一系列的重要參數，如占空比D，最大峰值電流，設計反激式變壓器，就是要讓反激式開關
上傳時間： 2013-04-24
上傳用戶：stewart·
反擊式開關電源設計，如何選擇變壓器，參數設置。
標簽： 開關電源設計
上傳時間： 2013-07-27
上傳用戶：shenglei_353
