路由器設(shè)置端口轉(zhuǎn)發(fā)和動(dòng)態(tài)域名解析實(shí)現(xiàn)外網(wǎng)連接監(jiān)控內(nèi)
標(biāo)簽： 路由器設(shè)置 端口 動(dòng)態(tài) 監(jiān)控 連接路由器設(shè)置端口轉(zhuǎn)發(fā)和動(dòng)態(tài)域名解析實(shí)現(xiàn)外網(wǎng)連接監(jiān)控內(nèi)
上傳時(shí)間： 2019-03-16
上傳用戶：jisushuainan
端口操作源程序(8255或其它端口)，動(dòng)態(tài)鏈接庫，GOOD!
上傳時(shí)間： 2013-12-20
上傳用戶：集美慧
PCM9880是一塊PC/104界面的雙端口隔離CAN總線通訊卡，它提供PC與控制器局域網(wǎng)之間的連接。采用高性能的SJA1000控制器和82C250收發(fā)器，每個(gè)端口工作的波特率可達(dá)1Mbps。內(nèi)置CAN控制器具有總線仲裁和帶錯(cuò)誤偵測自動(dòng)重復(fù)傳輸功能，有效的避免了數(shù)據(jù)丟失，確保了系統(tǒng)的穩(wěn)定。端口采用直接存儲(chǔ)地址映射，加快CAN控制器訪問速度。兩個(gè)板載控制器對應(yīng)不同的內(nèi)存地址，應(yīng)此兩路控制器可以同時(shí)獨(dú)立工作。卡上還有光電隔離器，能保護(hù)PC和設(shè)備免受接地回路的破壞，大大增強(qiáng)了系統(tǒng)在惡劣環(huán)境下的可靠性。
上傳時(shí)間： 2014-01-16
上傳用戶：Amygdala
u DirectPort 通過DirectIO.lib來直接訪問端口的，成功！但會(huì)出現(xiàn)一個(gè)討厭的信息 框 說明：DirectIO.dll 為改后的動(dòng)態(tài)鏈接庫 復(fù)件 DirectIO.dll 為以前的動(dòng)態(tài)鏈接庫，需改為“DirectIO.dll”才能使用
標(biāo)簽： DirectPort DirectIO lib 訪問
上傳時(shí)間： 2015-04-11
上傳用戶：253189838
有關(guān)內(nèi)網(wǎng)滲透時(shí)候的端口轉(zhuǎn)發(fā)源程序，歡迎大家使用。在進(jìn)行外網(wǎng)控內(nèi)網(wǎng)一臺(tái)跳板然后控制其他內(nèi)網(wǎng)機(jī)器的工具。
標(biāo)簽： 內(nèi)網(wǎng) 端口 源程序
上傳時(shí)間： 2013-12-24
上傳用戶：a673761058
本程序使用MSP430F149控制IIC總線EEProm AT24C02；MCU的通用輸入輸出(GPIO)端口P1.2、P1.3 與AT24C02 的SCL、SDA端口相連接構(gòu)成I2C總線，因?yàn)镸SP430F149 內(nèi)部沒有專用的I2C接口電路，所以只能用IO端口來模擬I2C時(shí)序從而實(shí)現(xiàn)對EEPROM的讀寫操作。從圖 3.3 中我們可以看到EEPROM地址選擇端口A0~A2 都外接低電平，所以進(jìn)行I2C通信時(shí)，EEPROM的從機(jī)地址是唯一的，即A0~A2 所對應(yīng)的地址控制位均為 0。 因?yàn)锳T24C0X(X=1,2,4,8,16)系列芯片的管腳是兼容的，所以用戶也可以自行更換其他型號的芯片，無需改動(dòng)任何硬件結(jié)構(gòu)，只需注意器件地址和存儲(chǔ)空間尋址模式的變化，相應(yīng)地修改軟件程序即可。
上傳時(shí)間： 2014-01-09
上傳用戶：pompey
端口控制發(fā)光二極管亮滅。 【硬件連接】通過SPCE061A的1位I/O端口（本例中使用IOA15端口），經(jīng)一限流電阻后接一個(gè)發(fā)光二極管至地
上傳時(shí)間： 2014-01-12
上傳用戶：水中浮云
本程序主要通過外部中斷INT0及3.3端口讀取PS2鍵盤值并通過LCD1602顯示，鍵掃描碼的解碼通過數(shù)組方式解碼，程序的解碼功能主要針對數(shù)字及大小寫字母和常用標(biāo)點(diǎn)符號 硬件描述：PS2鍵盤的時(shí)鐘線（clk）接89S51的INT0（P3.2）,數(shù)據(jù)線data接（P3.3） LCD的控制端口分別為： RS = P2^7，RW = P2^6，EP = P2^5，數(shù)據(jù)端口為P0，液晶顯示偏壓VL必須接
上傳時(shí)間： 2016-11-09
上傳用戶：水中浮云
從路由器底層深度透析路由技術(shù)原理當(dāng)IP子網(wǎng)中的一臺(tái)主機(jī)發(fā)送IP分組給同一IP子網(wǎng)的另一臺(tái)主機(jī)時(shí)，它將直接把IP分組送到網(wǎng)絡(luò)上，對方就能收到。而要送給不同IP于網(wǎng)上的主機(jī)時(shí)，它要選擇一個(gè)能到達(dá)目的子網(wǎng)上的路由器，把IP分組送給該路由器，由路由器負(fù)責(zé)把IP分組送到目的地。如果沒有找到這樣的路由器，主機(jī)就把IP分組送給一個(gè)稱為“缺省網(wǎng)關(guān)（default gateway）”的路由器上。“缺省網(wǎng)關(guān)”是每臺(tái)主機(jī)上的一個(gè)配置參數(shù)，它是接在同一個(gè)網(wǎng)絡(luò)上的某個(gè)路由器端口的IP地址。路由器轉(zhuǎn)發(fā)IP分組時(shí)，只根據(jù)IP分組目的IP地址的網(wǎng)絡(luò)號部分，選擇合適的端口，把IP分組送出去。同主機(jī)一樣，路由器也要判定端口所接的是否是目的子網(wǎng)，如果是，就直接把分組通過端口送到網(wǎng)絡(luò)上，否則，也要選擇下一個(gè)路由器來傳送分組。路由器也有它的缺省網(wǎng)關(guān)，用來傳送不知道往哪兒送的IP分組。
標(biāo)簽： 路由器
上傳時(shí)間： 2022-06-27
上傳用戶：
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
