路由器設置端口轉發和動態域名解析實現外網連接監控內
標簽： 路由器設置 端口 動態 監控 連接路由器設置端口轉發和動態域名解析實現外網連接監控內
上傳時間： 2019-03-16
上傳用戶：jisushuainan
端口操作源程序(8255或其它端口)，動態鏈接庫，GOOD!
上傳時間： 2013-12-20
上傳用戶：集美慧
PCM9880是一塊PC/104界面的雙端口隔離CAN總線通訊卡，它提供PC與控制器局域網之間的連接。采用高性能的SJA1000控制器和82C250收發器，每個端口工作的波特率可達1Mbps。內置CAN控制器具有總線仲裁和帶錯誤偵測自動重復傳輸功能，有效的避免了數據丟失，確保了系統的穩定。端口采用直接存儲地址映射，加快CAN控制器訪問速度。兩個板載控制器對應不同的內存地址，應此兩路控制器可以同時獨立工作。卡上還有光電隔離器，能保護PC和設備免受接地回路的破壞，大大增強了系統在惡劣環境下的可靠性。
上傳時間： 2014-01-16
上傳用戶：Amygdala
u DirectPort 通過DirectIO.lib來直接訪問端口的，成功！但會出現一個討厭的信息 框 說明：DirectIO.dll 為改后的動態鏈接庫 復件 DirectIO.dll 為以前的動態鏈接庫，需改為“DirectIO.dll”才能使用
標簽： DirectPort DirectIO lib 訪問
上傳時間： 2015-04-11
上傳用戶：253189838
有關內網滲透時候的端口轉發源程序，歡迎大家使用。在進行外網控內網一臺跳板然后控制其他內網機器的工具。
上傳時間： 2013-12-24
上傳用戶：a673761058
本程序使用MSP430F149控制IIC總線EEProm AT24C02；MCU的通用輸入輸出(GPIO)端口P1.2、P1.3 與AT24C02 的SCL、SDA端口相連接構成I2C總線，因為MSP430F149 內部沒有專用的I2C接口電路，所以只能用IO端口來模擬I2C時序從而實現對EEPROM的讀寫操作。從圖 3.3 中我們可以看到EEPROM地址選擇端口A0~A2 都外接低電平，所以進行I2C通信時，EEPROM的從機地址是唯一的，即A0~A2 所對應的地址控制位均為 0。 因為AT24C0X(X=1,2,4,8,16)系列芯片的管腳是兼容的，所以用戶也可以自行更換其他型號的芯片，無需改動任何硬件結構，只需注意器件地址和存儲空間尋址模式的變化，相應地修改軟件程序即可。
上傳時間： 2014-01-09
上傳用戶：pompey
端口控制發光二極管亮滅。 【硬件連接】通過SPCE061A的1位I/O端口（本例中使用IOA15端口），經一限流電阻后接一個發光二極管至地
上傳時間： 2014-01-12
上傳用戶：水中浮云
本程序主要通過外部中斷INT0及3.3端口讀取PS2鍵盤值并通過LCD1602顯示，鍵掃描碼的解碼通過數組方式解碼，程序的解碼功能主要針對數字及大小寫字母和常用標點符號 硬件描述：PS2鍵盤的時鐘線（clk）接89S51的INT0（P3.2）,數據線data接（P3.3） LCD的控制端口分別為： RS = P2^7，RW = P2^6，EP = P2^5，數據端口為P0，液晶顯示偏壓VL必須接
上傳時間： 2016-11-09
上傳用戶：水中浮云
從路由器底層深度透析路由技術原理當IP子網中的一臺主機發送IP分組給同一IP子網的另一臺主機時，它將直接把IP分組送到網絡上，對方就能收到。而要送給不同IP于網上的主機時，它要選擇一個能到達目的子網上的路由器，把IP分組送給該路由器，由路由器負責把IP分組送到目的地。如果沒有找到這樣的路由器，主機就把IP分組送給一個稱為“缺省網關（default gateway）”的路由器上。“缺省網關”是每臺主機上的一個配置參數，它是接在同一個網絡上的某個路由器端口的IP地址。路由器轉發IP分組時，只根據IP分組目的IP地址的網絡號部分，選擇合適的端口，把IP分組送出去。同主機一樣，路由器也要判定端口所接的是否是目的子網，如果是，就直接把分組通過端口送到網絡上，否則，也要選擇下一個路由器來傳送分組。路由器也有它的缺省網關，用來傳送不知道往哪兒送的IP分組。
標簽： 路由器
上傳時間： 2022-06-27
上傳用戶：
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
