2003年第5期《簡易串行存儲器拷貝器》源程序
上傳時間： 2014-04-16
上傳用戶：問題問題
本論文以MS320DM642數(shù)字信號處理器為核心，搭建了聲源定位及攝像頭自動控制的平臺。論文中論述了：McASP的原理和應(yīng)用方法；聲波的A／D變換及采樣模塊設(shè)計以及該模塊與DSP的接口設(shè)計；通過擴展存儲器接口EMIF對DSP進行外部存儲器擴展的設(shè)計以及地址空間配置；利用CPLD作為地址、數(shù)據(jù)總線管理模塊的設(shè)計；UART串行傳輸模塊設(shè)計；對FLASH的分頁控制和程序代碼燒寫；以及通過RS485串行傳輸協(xié)議對攝像頭進行控制的原理和程序設(shè)計。
上傳時間： 2013-11-22
上傳用戶：rtsm07
一種具有功耗管理特性的DSP處理器的結(jié)構(gòu)設(shè)計。該處理器采用4級流水線和增強型的哈佛并行系統(tǒng)結(jié)構(gòu)及完善的時鐘管理模塊,提供了一種DSP處理器的集成設(shè)計。
上傳時間： 2013-10-13
上傳用戶：星仔
本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內(nèi)容包括：低失真調(diào)整器、步減控制器、集成FET轉(zhuǎn)換器、低功率集成FET轉(zhuǎn)換器等。
標(biāo)簽： Xilinx Altera FPGA 電源管理
上傳時間： 2013-11-07
上傳用戶：363186
為實現(xiàn)某專用接口裝置的接口功能檢測，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計了該類型編碼的接收、發(fā)送電路。重點分析了電路各模塊的設(shè)計思路。電路采用SOPC模塊作為中心控制器，設(shè)計簡潔、可靠。試驗表明：該設(shè)計系統(tǒng)運行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號設(shè)計
上傳時間： 2013-11-12
上傳用戶：xiaowei314
提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語言，在FPGA設(shè)備上模擬實現(xiàn)了具有自動檢驗功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計方法。
上傳時間： 2014-12-28
上傳用戶：plsee
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構(gòu)建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴展能力,克服了并行I/O設(shè)計存在的缺陷。在實際設(shè)計應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術(shù)途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設(shè)計了一個用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實現(xiàn)中的關(guān)鍵問題.該交換模塊實現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實現(xiàn)方法
上傳時間： 2013-10-12
上傳用戶：rnsfing
針對國家突發(fā)公共事件應(yīng)急體系建設(shè)規(guī)劃的要求，設(shè)計了一種基于Web和GIS的災(zāi)害預(yù)警信息管理系統(tǒng)，建立了同一地理空間下的省、地市、縣三級災(zāi)害信息管理與發(fā)布的預(yù)警機制。研制了基于GSM/GPRS通信的預(yù)警信息語音發(fā)布一體機和圖文LED電子屏，通過短信和語音的將預(yù)警信息大范圍發(fā)布。本系統(tǒng)已在多省市不同領(lǐng)域廣泛應(yīng)用，尤其是在氣象信息管理與發(fā)布領(lǐng)域發(fā)揮了重要作用。
標(biāo)簽： Web GIS 預(yù)警 信息管理系統(tǒng)
上傳時間： 2013-10-20
上傳用戶：ardager
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
