數(shù)據(jù)采集是信號(hào)與信息系統(tǒng)中一個(gè)重要的組成部分，也是數(shù)字信號(hào)處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實(shí)現(xiàn)方法。該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)來進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機(jī)。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計(jì)，使系統(tǒng)具有很高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點(diǎn)研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計(jì)及PCI總結(jié)接口設(shè)計(jì)，完成了系統(tǒng)的各級(jí)電路硬件設(shè)計(jì)，并通過系統(tǒng)仿真驗(yàn)證了系統(tǒng)的可行性。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
溫濕度是影響糧食儲(chǔ)藏的重要參數(shù)，兩者之間是相互關(guān)聯(lián)的，溫濕度控制不好必然引起糧食發(fā)熱和霉變，且極易產(chǎn)生連鎖反應(yīng)，從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲(chǔ)系統(tǒng)的性能。岡此，糧食溫濕度測(cè)控技術(shù)在農(nóng)業(yè)上的應(yīng)用是十分重要的。本文研究基于FPGA的糧倉(cāng)溫濕度監(jiān)制系統(tǒng)。 設(shè)計(jì)了基于FPGA的糧倉(cāng)溫濕度監(jiān)控系統(tǒng)，該系統(tǒng)主要由溫濕度傳感器、控制電路、單片機(jī)和上位機(jī)構(gòu)成。單片機(jī)主要完成溫度數(shù)據(jù)的采集和上位機(jī)的通訊；控制電路基于FPGA進(jìn)行設(shè)計(jì)，主要負(fù)責(zé)采集濕度信息，計(jì)算溫濕度偏差及其變化率，通過調(diào)用模糊控制算法對(duì)溫濕度進(jìn)行模糊控制，單片機(jī)通過RS485總線和上位機(jī)進(jìn)行串口通信，使上位機(jī)能夠?qū)崟r(shí)記錄，顯示溫濕度變化值和控制過程曲線。該系統(tǒng)實(shí)現(xiàn)了糧倉(cāng)內(nèi)溫濕度的實(shí)時(shí)監(jiān)測(cè)，使管理人員可以實(shí)時(shí)掌控糧倉(cāng)內(nèi)的溫濕度情況。 采用FPGA設(shè)計(jì)控制電路簡(jiǎn)化了系統(tǒng)的組成和外圍數(shù)字電路，易于系統(tǒng)擴(kuò)展和升級(jí)，內(nèi)部集成了信號(hào)處理、控制、檢測(cè)電路，減少了系統(tǒng)的體積，縮短了開發(fā)周期，大大增強(qiáng)了系統(tǒng)的可靠性；配合功率驅(qū)動(dòng)、電源等外圍電路，完成信號(hào)采集、處理和控制等功能，節(jié)省了開發(fā)成本，使糧倉(cāng)溫濕度控制系統(tǒng)更加集成化。這也恰恰更加符合當(dāng)今電子產(chǎn)品高精度，集成化的要求。 系統(tǒng)采用直接輸出數(shù)字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時(shí)器組成振蕩電路，其輸出為頻率脈沖信號(hào)，與濕度值成線性關(guān)系，該頻率脈沖信號(hào)可直接送入FPGA進(jìn)行計(jì)數(shù)，這樣溫濕度傳感器輸出的信號(hào)都沒有經(jīng)過放大、A/D轉(zhuǎn)換，進(jìn)一步減少了測(cè)量誤差。控制電路采用了VHDL硬件描述語言進(jìn)行編寫。本裝置已作出實(shí)樣，通過了調(diào)試，已達(dá)到預(yù)期效果。
上傳時(shí)間： 2013-06-16
上傳用戶：731140412
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：ynsnjs
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對(duì)由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對(duì)三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場(chǎng)數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時(shí)嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡(jiǎn)化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：yaohe123
本文首先研究了常規(guī)的數(shù)據(jù)采集的方法，針對(duì)由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題提出了基于現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對(duì)三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序，通過串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場(chǎng)數(shù)據(jù)采集，并通過串行通信將數(shù)據(jù)發(fā)送到PC機(jī)，在通信過程中完全遵守RS-232協(xié)議，具有較強(qiáng)的通用性和推廣價(jià)值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架，實(shí)現(xiàn)實(shí)時(shí)嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法，將部分軟件的功能改由硬件實(shí)現(xiàn)，從邏輯上大大簡(jiǎn)化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽： FPGA WEB 遠(yuǎn)程 多路數(shù)據(jù)采集
上傳時(shí)間： 2013-05-30
上傳用戶：1193169035
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個(gè)數(shù)量級(jí)的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對(duì)該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時(shí)也大大提高了實(shí)時(shí)處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時(shí)間： 2013-07-13
上傳用戶：華華123
詳細(xì)講述了D類和E類的功率放大器設(shè)計(jì)原理及其參數(shù)選擇方法
標(biāo)簽： 功率放大器
上傳時(shí)間： 2013-06-15
上傳用戶：a296386173
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動(dòng)化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對(duì)傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場(chǎng)分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時(shí)間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時(shí)，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡(jiǎn)化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時(shí)功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺(tái)使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級(jí)。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢(shì)。智能化要求系統(tǒng)的自動(dòng)化程度高、操作簡(jiǎn)便、容錯(cuò)性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時(shí)必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時(shí)序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時(shí)滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實(shí)現(xiàn)，如閾值設(shè)定、自動(dòng)穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時(shí)仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡(jiǎn)而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個(gè)非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺(tái)十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場(chǎng)，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個(gè)領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡(jiǎn)指令集機(jī)器)芯片S3C2410A設(shè)計(jì)并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。利用ARM芯片豐富的外設(shè)資源對(duì)傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡(jiǎn)化。系統(tǒng)由前端探測(cè)器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲(chǔ)模塊，網(wǎng)絡(luò)傳輸模塊等多個(gè)模塊組成。本設(shè)計(jì)基于ARM9芯片S3C2410，并在此平臺(tái)上移植了嵌入式linux操作系統(tǒng)來進(jìn)行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計(jì)采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時(shí)鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時(shí)間≤5 μs的要求，并且控制簡(jiǎn)單，簡(jiǎn)化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲(chǔ)容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計(jì)中采用其作為外部的數(shù)據(jù)存儲(chǔ)設(shè)備,其驅(qū)動(dòng)部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計(jì)采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫(kù)而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計(jì)中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進(jìn)行與上位機(jī)或PC(Personal Computer,個(gè)人計(jì)算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。
標(biāo)簽： ARMLinux 多道 分析器 脈沖幅度
上傳時(shí)間： 2013-04-24
上傳用戶：tzl1975
【書名】LabVIEW8.20程序設(shè)計(jì)從入門到精通 【出版社】清華大學(xué)出版社 【作者】陳錫輝，張銀鴻編著 隨書附贈(zèng)的與書配套的光盤實(shí)例
上傳時(shí)間： 2013-07-19
上傳用戶：dong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
