<u id="qdfcq"></u>
立體旋轉(zhuǎn)方塊 除了3d立體捲動的方塊外,繼續(xù)營造出更進(jìn)一步的立體效果,讓立體組成的圓球除了可以立體轉(zhuǎn)動之外,還可以散落 重組喔!
標(biāo)簽：
上傳時間： 2013-12-11
上傳用戶：cjl42111
自制 9格拼圖游戲 mfc程序 按鈕拼圖記錄步數(shù) 用時 已完成數(shù)目 可重玩 退一步 瞎子拼圖 記錄游戲成績
上傳時間： 2017-01-06
上傳用戶：bjgaofei
介紹了軟件動態(tài)鏈接技術(shù)的概念和特點(diǎn)，提出了基于TI TMS320系列DSP的軟件動態(tài)鏈接技術(shù)。該技術(shù)解決了可重配置的DSP系統(tǒng)中關(guān)于軟件二進(jìn)制目標(biāo)代碼的動態(tài)加載和卸載的問題。采用該技術(shù)的軟件重配置方案已成功運(yùn)用于某多功能通信系統(tǒng)，為基于其他系列DSP的可重構(gòu)數(shù)字處理系統(tǒng)提供了一定的參考，在無人值守設(shè)備、多功能信號處理設(shè)備方面具有一定的應(yīng)用價(jià)值。
上傳時間： 2013-10-14
上傳用戶：lanwei
VFD-A 內(nèi)部的參數(shù)資料可使用內(nèi)部 RS-485 串聯(lián)通訊介面，設(shè)定及修改並可控制交流電機(jī)驅(qū)動 器運(yùn)轉(zhuǎn)及監(jiān)測交流電機(jī)驅(qū)動器的運(yùn)轉(zhuǎn)狀態(tài)，可提高自動化的能力。
上傳時間： 2013-12-24
上傳用戶：invtnewer
圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨(dú)特結(jié)構(gòu)等優(yōu)點(diǎn)使得在數(shù)字信號處理領(lǐng)域的應(yīng)用持續(xù)上升。國內(nèi)外，越來越多的實(shí)時圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺。 本文基于FPGA的圖像增強(qiáng)技術(shù)研究主要是針對空間域方法，這種方法是指在空間域內(nèi)直接對像素灰度值進(jìn)行運(yùn)算處理，算法簡單并且存在并行性，非常適合于用硬件實(shí)現(xiàn)。FPGA可以靈活地實(shí)現(xiàn)并行、實(shí)時處理圖像數(shù)據(jù)，正是利用這一特點(diǎn)，本文提出了一種基于FPGA的圖像增強(qiáng)處理系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強(qiáng)處理。文中給出了系統(tǒng)設(shè)計(jì)思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實(shí)現(xiàn)，說明了系統(tǒng)實(shí)現(xiàn)過程。其硬件平臺的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計(jì)方法構(gòu)造圖像增強(qiáng)處理功能模塊，利用硬件描述語言vHDL對圖像增強(qiáng)模塊進(jìn)行電路描述，并進(jìn)行設(shè)計(jì)優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進(jìn)行板級調(diào)試。完成了基于FPGA的圖像增強(qiáng)算法模塊的設(shè)計(jì)，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了點(diǎn)運(yùn)算增強(qiáng)處理模塊、中值濾波器模塊，并對中值濾波器進(jìn)行了改進(jìn)設(shè)計(jì)實(shí)現(xiàn)，采用FPGA完成了對圖像增強(qiáng)算法的硬件加速。
標(biāo)簽： FPGA 圖像增強(qiáng) 技術(shù)研究
上傳時間： 2013-06-16
上傳用戶：songrui
本論文來自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡稱MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在XILINX VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺，所以硬件應(yīng)具有良好的擴(kuò)展性、靈活性，軟件應(yīng)具有優(yōu)良的穩(wěn)定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發(fā)板。嵌入式系統(tǒng)軟硬件開發(fā)平臺選用的是Xilinx EDK、ISE。內(nèi)核移植所用的交叉開發(fā)工具鏈為powerpc-405-linux-gnu。該交叉開發(fā)工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設(shè)計(jì)，其核心是EDK和ISE設(shè)計(jì)的SOPC工程；然后是嵌入式LINUX內(nèi)核移植與調(diào)試；最后完成存儲管理軟件的設(shè)計(jì)。完全用硬件實(shí)現(xiàn)系統(tǒng)要求的各種存儲管理功能極其困難。而通過移植內(nèi)核，存儲管理軟件以運(yùn)行在Linux內(nèi)核上的應(yīng)用軟件的形式實(shí)現(xiàn)了其功能。存儲管理軟件要解決共享沖突，負(fù)載均衡，遠(yuǎn)程內(nèi)存與本地內(nèi)存的地址一致性以及對海量內(nèi)存陣列的重新編址等問題，設(shè)計(jì)出較完善的Memory Box的存儲管理模型。
標(biāo)簽： FPGA 嵌入式系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：tyler
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達(dá)到了約150dB的信噪比。作為一個靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達(dá)到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實(shí)現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
AVR單片機(jī)技術(shù)原理 AVR單片機(jī)介紹 單片機(jī)又稱單片微控制器，它是把一個計(jì)算機(jī)系統(tǒng)集成到一個芯片上，概括的講：一塊芯片就成了一臺計(jì)算機(jī)。單片機(jī)技術(shù)是計(jì)算機(jī)技術(shù)的一個分支,是簡易機(jī)器人的核心元件。 1997年,由ATMEL公司挪威設(shè)計(jì)中心的A先生與V先生利用ATMEL公司的Flash新技術(shù), 共同研發(fā)出RISC精簡指令集的高速8位單片機(jī)，簡稱AVR。[編輯本段]AVR單片機(jī)的優(yōu)勢特征 單片機(jī)已廣泛地應(yīng)用于軍事、工業(yè)、家用電器、智能玩具、便攜式智能儀表和機(jī)器人制作等領(lǐng)域，使產(chǎn)品功能、精度和質(zhì)量大幅度提升，且電路簡單，故障率低，可靠性高，成本低廉。單片機(jī)種類很多，在簡易機(jī)器人制作和創(chuàng)新中，為什么選用AVR單片機(jī)呢？ 一、簡便易學(xué)，費(fèi)用低廉 首先，對于非專業(yè)人員來說，選擇AVR單片機(jī)的最主要原因，是進(jìn)入AVR單片機(jī)開發(fā)的門檻非常低，只要會操作電腦就可以學(xué)習(xí)AVR單片機(jī)的開發(fā)。單片機(jī)初學(xué)者只需一條ISP下載線，把編輯、調(diào)試通過的軟件程序直接在線寫入AVR單片機(jī)，即可以開發(fā)AVR單片機(jī)系列中的各種封裝的器件。AVR單片機(jī)因此在業(yè)界號稱“一線打天下”。 其次，AVR單片機(jī)便于升級。AVR程序?qū)懭胧侵苯釉陔娐钒迳线M(jìn)行程序修改、燒錄等操作，這樣便于產(chǎn)品升級。 再次，AVR單片機(jī)費(fèi)用低廉。學(xué)習(xí)AVR單片機(jī)可使用ISP在線下載編程方式(即把PC機(jī)上編譯好的程序?qū)懙絾纹瑱C(jī)的程序存儲器中)，不需購買仿真器、編程器、擦抹器和芯片適配器等，即可進(jìn)行所有AVR單片機(jī)的開發(fā)應(yīng)用，這可節(jié)省很多開發(fā)費(fèi)用。程序存儲器擦寫可達(dá)10000次以上，不會產(chǎn)生報(bào)廢品。 二、高速、低耗、保密 首先，AVR單片機(jī)是高速嵌入式單片機(jī)： 1、AVR單片機(jī)具有預(yù)取指令功能，即在執(zhí)行一條指令時，預(yù)先把下一條指令取進(jìn)來，使得指令可以在一個時鐘周期內(nèi)執(zhí)行。 2、多累加器型，數(shù)據(jù)處理速度快。AVR單片機(jī)具有32個通用工作寄存器，相當(dāng)于有32條立交橋，可以快速通行。 3、中斷響應(yīng)速度快。AVR單片機(jī)有多個固定中斷向量入口地址，可快速響應(yīng)中斷。 其次，AVR單片機(jī)耗能低。對于典型功耗情況，WDT關(guān)閉時為100nA，更適用于電池供電的應(yīng)用設(shè)備。有的器件最低1.8 V即可工作。 再次，AVR單片機(jī)保密性能好。它具有不可破解的位加密鎖Lock Bit技術(shù)，保密位單元深藏于芯片內(nèi)部，無法用電子顯微鏡看到。 三、I/O口功能強(qiáng),具有A/D轉(zhuǎn)換等電路 1. AVR單片機(jī)的I/O口是真正的I/O口，能正確反映I/O口輸入/輸出的真實(shí)情況。工業(yè)級產(chǎn)品，具有大電流(灌電流)10～40 mA,可直接驅(qū)動可控硅SCR或繼電器，節(jié)省了外圍驅(qū)動器件。 2. AVR單片機(jī)內(nèi)帶模擬比較器，I/O口可用作A/D轉(zhuǎn)換，可組成廉價(jià)的A/D轉(zhuǎn)換器。ATmega48/8/16等器件具有8路10位A/D。 3. 部分AVR單片機(jī)可組成零外設(shè)元件單片機(jī)系統(tǒng)，使該類單片機(jī)無外加元器件即可工作，簡單方便，成本又低。 4. AVR單片機(jī)可重設(shè)啟動復(fù)位,以提高單片機(jī)工作的可靠性。有看門狗定時器實(shí)行安全保護(hù),可防止程序走亂(飛),提高了產(chǎn)品的抗干擾能力。 四、有功能強(qiáng)大的定時器/計(jì)數(shù)器及通訊接口 定時/計(jì)數(shù)器T/C有8位和16位,可用作比較器。計(jì)數(shù)器外部中斷和PWM(也可用作D/A)用于控制輸出，某些型號的AVR單片機(jī)有3～4個PWM，是作電機(jī)無級調(diào)速的理想器件。 AVR單片機(jī)有串行異步通訊UART接口,不占用定時器和SPI同步傳輸功能,因其具有高速特性，故可以工作在一般標(biāo)準(zhǔn)整數(shù)頻率下,而波特率可達(dá)576K。
標(biāo)簽： AVR 單片機(jī)技術(shù)
上傳時間： 2013-10-18
上傳用戶：二十八號
本文介紹了基于SRAM 查找表的現(xiàn)場可重配置FPGA 的結(jié)構(gòu)和原理，及其配置方法，通過對多種配置方法的比較，提出了由單片機(jī)和EPROM 存儲器組成的串行配置方式。這種方式結(jié)構(gòu)簡單，設(shè)計(jì)保密性好，易于升級，降低設(shè)計(jì)成本。在大規(guī)模可編程邏輯器件出現(xiàn)以前，把器件焊接在電路板上是設(shè)計(jì)數(shù)字系統(tǒng)的最后一步。當(dāng)設(shè)計(jì)存在問題并解決后，設(shè)計(jì)者往往不得不重新設(shè)計(jì)印制電路板。設(shè)計(jì)周期長，設(shè)計(jì)效率低。CPLD 、FPGA 出現(xiàn)后，利用其在系統(tǒng)可編程或可重配置功能，設(shè)計(jì)者可以在進(jìn)行邏輯設(shè)計(jì)而未進(jìn)行電路設(shè)計(jì)時就把CPLD、FPGA 焊接在電路板上，然后在設(shè)計(jì)調(diào)試時可一次次隨心所欲的改變電路的硬件邏輯關(guān)系，而不用改變電路板的結(jié)構(gòu)。
標(biāo)簽： 單片機(jī) 現(xiàn)場可編程門陣列
上傳時間： 2013-10-29
上傳用戶：born2007
delphi7中文幫助--只包含了部分， 其他更多可聯(lián)系原作者。感謝原作者提供！
上傳時間： 2014-01-12
上傳用戶：lyy1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
