用NiosII軟核配置FPGA的C語(yǔ)言源程序，比較經(jīng)典，我用一年了，時(shí)序不需更改
標(biāo)簽： NiosII FPGA C語(yǔ)言 軟核
上傳時(shí)間： 2013-08-21
上傳用戶：qq521
基于MicroBlaze的FPGA重配置系統(tǒng)設(shè)計(jì).pdf
標(biāo)簽： MicroBlaze FPGA 配置系統(tǒng)
上傳時(shí)間： 2013-08-22
上傳用戶：anng
介紹了各種cpld的配置和下載方法，對(duì)初學(xué)者有幫助。
標(biāo)簽： cpld
上傳時(shí)間： 2013-08-23
上傳用戶：253189838
Altera FPGA配置的特殊管腳說(shuō)明。
上傳時(shí)間： 2013-08-27
上傳用戶：hfnishi
利用ARM的GPIO和SPI總線進(jìn)行FPGA的被動(dòng)串行配置,加載速度可以達(dá)到200KBytes/Sec.
上傳時(shí)間： 2013-08-28
上傳用戶：Maple
實(shí)現(xiàn)由ARM2410本身配置fpga的功能\r\nfpga型號(hào)是ECP35和1K50/1C6
上傳時(shí)間： 2013-08-28
上傳用戶：ligi201200
ALTERA CPLD器件的配置與下載,貢獻(xiàn)給初學(xué)習(xí)者,非長(zhǎng)有用
上傳時(shí)間： 2013-08-29
上傳用戶：tonyshao
關(guān)于CADENCE文件配置，共有四個(gè)部分。
標(biāo)簽： CADENCE
上傳時(shí)間： 2013-09-05
上傳用戶：sqq
鼠標(biāo)例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nshow_mouse \r\nscare_mouse \r\nunscare_mouse \r\nfreeze_mouse_flag \r\nposition_mouse \r\nset_mouse_range \r\nset_mouse_speed \r\nset_mouse_sprite \r\nset_mou
上傳時(shí)間： 2013-09-06
上傳用戶：siguazgb
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類(lèi)方法：一種是按公司類(lèi)別進(jìn)行分類(lèi)，另一種是按功能進(jìn)行劃分。 若按公司類(lèi)別分，大體可分兩類(lèi)：一類(lèi)是EDA 專(zhuān)業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類(lèi)是PLD器件廠商為了銷(xiāo)售其產(chǎn)品而開(kāi)發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分，大體可以分為以下三類(lèi)。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專(zhuān)業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門(mén)的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專(zhuān)業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門(mén)延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專(zhuān)業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專(zhuān)業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類(lèi)軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
