<strike id="0ayc8"></strike>
<li id="0ayc8"></li>
<code id="0ayc8"></code>
用比較器A進(jìn)行斜邊AD轉(zhuǎn)換程序。 430F149:16位單片機(jī)平臺,64K flash,2K RAM MCLK：8MHz ACLK：32.768kHz
標(biāo)簽： 430F149 32.768 flash 8MHz
上傳時間： 2013-12-22
上傳用戶：問題問題
詳細(xì)介紹了用delphi如何編寫一個視頻播放器
標(biāo)簽： delphi 詳細(xì)介紹 編寫 視頻播放器
上傳時間： 2015-11-08
上傳用戶：evil
在Linux RedHat 6.0 下的 KDevelop 1.1上開發(fā)的表格驅(qū)動的萬用匯編器
標(biāo)簽： KDevelop RedHat Linux 6.0
上傳時間： 2014-02-18
上傳用戶：liglechongchong
非常好用的可移植的多平臺C/C++源代碼編輯器
標(biāo)簽： 移植 源代碼 編輯器
上傳時間： 2014-09-02
上傳用戶：Amygdala
用VHDL 語言描述度三線八線譯碼器，其開發(fā)均在FPGA中
標(biāo)簽： VHDL 語言 譯碼器
上傳時間： 2013-12-20
上傳用戶：love1314
用C語言實(shí)現(xiàn)的遺傳算法的程序,實(shí)現(xiàn)的是y=x+10*sin(5*x)+5*cos(10*x)求最大值.實(shí)現(xiàn)環(huán)境為win-tc.
標(biāo)簽： win-tc 10 sin cos
上傳時間： 2013-12-25
上傳用戶：lindor
著名的AVR 高壓編程器HVprog原理圖,y有了他就不再為熔絲錯誤,負(fù)位腳變IO,ISP被鎖等等一些問題而煩惱了
標(biāo)簽： HVprog AVR ISP IO
上傳時間： 2013-12-27
上傳用戶：waitingfy
用verlog語言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。
標(biāo)簽： verlog FPGA CPLD 8位
上傳時間： 2013-12-29
上傳用戶：siguazgb
用c編寫的語法解析器，能進(jìn)行詞法和語法分析
標(biāo)簽： 編寫 解析器
上傳時間： 2014-01-06
上傳用戶：sssl
用VHDL和verilog實(shí)現(xiàn)的四人搶答器
標(biāo)簽： verilog VHDL 搶答器
上傳時間： 2015-11-15
上傳用戶：redmoons
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
