采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路...
采用普通技術(shù)資料
?? 資源總數(shù)：14253
?? 源代碼：12376
探索采用普通技術(shù)的廣闊世界，這里匯集了14253個(gè)精選資源，覆蓋從基礎(chǔ)電路設(shè)計(jì)到復(fù)雜系統(tǒng)集成的全方位知識(shí)。無論是初學(xué)者還是資深工程師，都能在這里找到關(guān)于模擬與數(shù)字電路、信號(hào)處理及電源管理等領(lǐng)域的寶貴資料。深入了解這些核心技術(shù)，不僅能夠幫助您解決日常工作中遇到的實(shí)際問題，還能激發(fā)創(chuàng)新靈感，推動(dòng)個(gè)人技能向更高層次邁進(jìn)。立即加入我們，開啟您的專業(yè)成長之旅！
?? 采用普通熱門資料
查看全部14253個(gè)資源 ?實(shí)現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯
實(shí)現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯....
基于cpld的pwm控制設(shè)計(jì)采用vhdl.verilog語言設(shè)計(jì)
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對(duì)大家比較有用...
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)，采用了狀態(tài)機(jī)和流水線技術(shù)
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。...
fpga 實(shí)現(xiàn)電機(jī)控制。采用xilinx 的microblaze
fpga 實(shí)現(xiàn)電機(jī)控制。采用xilinx 的microblaze...
?? 采用普通源代碼
查看更多 ??? 采用普通資料分類