隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實時、準確等特點已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優(yōu)點越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時分復(fù)用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計方案，并詳細分析方案的設(shè)計過程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進行設(shè)計，F(xiàn)PGA數(shù)據(jù)處理模塊實現(xiàn)了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數(shù)字信號的復(fù)接解復(fù)接仿真，同時完成了視頻信號的A/D轉(zhuǎn)換和數(shù)字視頻信號的D/A轉(zhuǎn)換功能，最終實現(xiàn)了八路視頻信號在一根光纖上實時傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標準，系統(tǒng)具高集成度、靈活性等特點，能廣泛應(yīng)用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號
標簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：zxh1986123
s3c2440芯片中文手冊，不要錯過呀，好東西，想要的速度下載
上傳時間： 2013-04-24
上傳用戶：abc123456.
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進行數(shù)字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產(chǎn)品的相應(yīng)指標。最后完成了輸出電路設(shè)計，可以實現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標準，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次，本論文對ATA協(xié)議和命令進行了詳細的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
自20世紀90年代以來，隨著計算機技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機保護和測控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動化系統(tǒng)在我國的電力系統(tǒng)中得到長足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場競爭力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動化系統(tǒng)的保護、測控裝置上，如32位CPU、數(shù)字信號處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應(yīng)用使保護測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實時操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲及處理能力更強，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現(xiàn)階段國內(nèi)外變電站自動化系統(tǒng)測控技術(shù)為參考，根據(jù)變電站自動化系統(tǒng)的發(fā)展趨勢和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實時操作系統(tǒng)的高性能測控裝置，并給出硬軟件設(shè)計。 @@ 裝置硬件采用模塊化設(shè)計，按照測控裝置基本功能設(shè)計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術(shù)的微處理器AT91RM9200，通過數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實現(xiàn)交流采樣的控制，降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來管理不同的軟件功能模塊，利于裝置軟件的并行開發(fā)和維護。 @@關(guān)鍵詞：測控裝置；嵌入式實時操作系統(tǒng)；ARM；現(xiàn)場可編程門陣列
上傳時間： 2013-04-24
上傳用戶：JESS
隨著計算機和自動化測量技術(shù)的日益發(fā)展，測量儀器和計算機的關(guān)系日益密切。計算機的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域，與計算機相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設(shè)計技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設(shè)計，進行信號的采集和遠程網(wǎng)絡(luò)監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計實現(xiàn)了平臺上的ADC設(shè)備驅(qū)動程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
51單片機綜合學習系統(tǒng) STC芯片燒寫軟件
上傳時間： 2013-04-24
上傳用戶：akk13
51單片機綜合學習系統(tǒng) SST芯片燒寫軟件
上傳時間： 2013-07-21
上傳用戶：plsee
近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點，是目前存儲領(lǐng)域所存在問題的解決方案之一。本文針對這一問題，設(shè)計基于FPGA的固態(tài)硬盤控制器，實現(xiàn)數(shù)據(jù)的固態(tài)存儲。 文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設(shè)計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過狀態(tài)機和邏輯電路實現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數(shù)據(jù)和結(jié)果分析，得出了驗證結(jié)論。 本文設(shè)計的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡單和穩(wěn)定性高的特點，易于升級和二次開發(fā)，是實現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關(guān)鍵技術(shù)。
上傳時間： 2013-05-28
上傳用戶：sssnaxie
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
