亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

鑒相器

  • 基于ARM平臺的數碼相框軟件開發

    數字攝影的興起不可避免地引起了數碼相框的發展,因為僅有不到35%的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型,把原來相框中間的照片部分換成液晶顯示屏,配上電源,存儲介質等,使得同一個相框內可以循環播放照片,比普通相框的單一顯示功能更有優勢。從2007年開始,數碼相框的市場關注度開始激增。在2008年,數碼相框市場呈現高速發展的態勢,具有極高的潛在市場價值。 本論文以此為出發點,進行數碼相框軟件的開發研究工作。作為一款嵌入式產品,核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A,顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面,Bootloader采用較為成熟的u-boot-1.1.4,Linux內核的版本為2.6.12,系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點,進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足,本設計的圖像顯示功能充分利用了觸摸屏功能,實現了圖像的觸摸式移動,使用戶可以自由的觀看放大后的圖像;文件管理功能則設計成了類似windows的文件瀏覽器,不僅具有豐富的文件管理功能,而且使習慣了windows的廣大用戶可以很快的熟悉此功能,并為將來升級為下一代的細分產品——數碼相冊做好準備。 本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合;然后在此基礎上進行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT圖形界面的設計。

    標簽: ARM 數碼相框 軟件開發

    上傳時間: 2013-04-24

    上傳用戶:rockjablew

  • 基于DTMF的解碼器設計

    本文介紹了DTMF 解碼芯片MT8870 的功能和特點,給出了在解碼器中與89C51 單片機的接口電路,說明了解碼器的工作原理抗干擾措施。關鍵詞:單片機抗干擾 DTMF 解碼監控

    標簽: DTMF 解碼器

    上傳時間: 2013-05-17

    上傳用戶:tuilp1a

  • 光電隔離器6N137應用

    高速光電隔離器6N137應用,高頻PWM輸出隔離器件

    標簽: 6N137 光電隔離器

    上傳時間: 2013-04-24

    上傳用戶:907070592

  • IEEE80211a物理層關鍵技術研究——FIR濾波器與Viterbi譯碼器的FPGA實現

    無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故障等特點.該文對無線局域網的主流協議IEEE 802.11a的物理層實現技術進行了系統的研究和分析,并采用可編程ASIC器件FPGA,設計實現了物理層基帶處理的關鍵模塊,為今后形成具有自主知識產權的IP核奠定了基礎.該文研究內容得到了天津市信息化辦公室"寬帶無線局域網關鍵技術研究"項目經費的支持.該文在對IEEE 802.11a協議深入研究的基礎上,提出了物理層的實現方案和功能模塊劃分.重點研究了實現基帶處理的關鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現算法和硬件結構.在Viterbi譯碼器的設計中,

    標簽: Viterbi 80211a 80211 IEEE

    上傳時間: 2013-06-19

    上傳用戶:xinzhch

  • 并網逆變器

    并網逆變器并網逆變器并網逆變器并網逆變器

    標簽: 并網逆變器

    上傳時間: 2013-04-24

    上傳用戶:jyycc

  • 漢字ASCII碼-Unicode碼轉化器(轉換工具)

    漢字ASCII碼-Unicode碼轉化器(轉換工具)

    標簽: Unicode ASCII 漢字 轉化器

    上傳時間: 2013-07-16

    上傳用戶:hustfanenze

  • 基于H.264的網絡視頻監控的FPGA實現研究

    隨著科學技術的發展與公共安全保障需求的提高,視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H.264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統,在穩定性、功能、成本與擴展性等方面都有著突出的優勢,具有重要的學術意義與實用意義, 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像,采用H.264 編碼算法進行壓縮,并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問,接收編碼數據,使用H.264解碼算法重建圖像并實時顯示,使監控人員有效地掌握現場情況, 在嵌入式圖像服務器設計階段,本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統,采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統,闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計,采用μC/OS-Ⅱ進行多任務的管理與調度, H.264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H.264.標準,規劃編解碼器結構。接著設計了16×16幀內預測算法,并設計宏塊掃描方式,采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式,編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案,針對除拖尾系數之外的非零系數值編碼子算法,實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式,并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證,并進行測試,觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后,本文進行了PC機客戶端設計,使其具有遠程訪問、H.264解碼與實時顯示的功能。同時將H.264 編碼算法程序移植到NiosⅡ中,并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試,構建完整的網絡視頻監控系統, 實驗結果表明,本系統視頻壓縮率高,監控圖像質量良好,充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點,發展前景十分廣闊。

    標簽: FPGA 264 網絡視頻監控 實現研究

    上傳時間: 2013-08-03

    上傳用戶:88mao

  • 16QAM基帶Modem的FPGA芯片設計

    本文對16QAM基帶Modem的FPGA芯片設計進行了研究與論述.首先介紹了16QAM調制的原理和16QAM基帶Modem的FPGA芯片總體設計,以及一些FPGA設計的基本原則.接著介紹了高性能濾波器的FPGA設計方法,并采用多相結構濾波器和分布式算法(DA)設計了發送端平方根升余弦滾降濾波器.然后介紹了自適應盲均衡器的設計,該均衡器是一個復數結構的橫向濾波器,采用復用抽頭的結構來節省資源,本文對自適應均衡器的核心運算單元-采用booth編碼算法設計的高性能乘累加(MAC)運算單元進行了詳細描述.接下來介紹了載波恢復環路的FPGA設計,這是一個數字二階鎖相環,本文推導了數字二階鎖相環和模擬二階鎖相環的對應關系.DD相位檢測算法中的反正切函數tan

    標簽: Modem FPGA QAM 16

    上傳時間: 2013-04-24

    上傳用戶:dajin

  • FPGA在雷達信號處理中的設計與應用

      本文首先介紹了利用FPGA設計數字電路系統的流程和雷達數字信號處理的主要內容?! ≡诘诙轮兄饕U述了FIR數字濾波器的窗函數設計方法,并應用FIR濾波器設計數字動目標顯示和數字動目標檢測系統;脈沖壓縮處理是現代雷達信號處理的一個重要組成部分,線性調頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。  Cyclone系列芯片是高性價比,基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數據解壓的FPGA芯片。論文設計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設計設計SD轉換器,在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結合的設計方法,經過仿真并最終實現了硬件設計。  設計結果表明電路性能可靠,SD轉換的精度較高,完全滿足設計的要求。

    標簽: FPGA 雷達信號處理 中的設計

    上傳時間: 2013-06-26

    上傳用戶:華華123

  • JPEG2000基于位平面掃描的上下文編碼的研究和FPGA實現

    JPEG2000是新一代的靜態圖像壓縮標準,它相比JPEG有很多新的特性,如漸進傳輸和感興趣區域編碼等,因而它具有廣闊的應用前景,特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法,其計算復雜度遠遠高于JPEG,完全采用軟件方案實現將會占用大量的處理器時間和內存開銷,而且速度較慢,實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用,打開巨大的潛在市場,研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎,其中的上下文編碼的運算量約占到總運算量的50%,是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算,沒有復雜的數學運算,但邏輯控制流程復雜繁瑣,對存儲器訪問頻繁,采用DSP或者其他的通用處理器通過指令控制實現該算法,未能顯著提高編碼速度。本文采用FPGA芯片,以電路邏輯的方式來實現該算法并進行優化,在研究和分析了上下文編碼算法運算特點的基礎上,設計了列判斷和交錯存儲相結合的硬件實現方案,并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后,所獲得的上下文編碼模塊最大時鐘頻率為101MHz,且能在130ms內完成對一幅512×512灰度圖像的編碼,性能比Jasper軟件中的實現方案提高了75%。 JPEG2000的一個重要特性是其具有漸進傳輸的能力,而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析,并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證,本文設計了基于FPGA和ARM的驗證實驗平臺,其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼,而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證,實驗結果表明本文設計的算法模塊功能正確,并在一定程度上提高了編碼速度。

    標簽: JPEG 2000 FPGA 編碼

    上傳時間: 2013-04-24

    上傳用戶:獨孤求源

主站蜘蛛池模板: 工布江达县| 信宜市| 锦屏县| 民勤县| 宜兰市| 洪雅县| 汉阴县| 乾安县| 库伦旗| 方正县| 托克逊县| 新晃| 莱州市| 长子县| 益阳市| 沙河市| 竹山县| 马关县| 平定县| 永嘉县| 疏勒县| 南涧| 房山区| 儋州市| 渝中区| 林周县| 方城县| 增城市| 慈溪市| 育儿| 石渠县| 兰西县| 铜陵市| 平定县| 新乡县| 墨脱县| 云霄县| 华蓥市| 泸水县| 和平区| 河津市|