隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個(gè)公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實(shí)現(xiàn)特定的信號(hào)處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實(shí)現(xiàn)簡單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時(shí)間： 2013-07-22
上傳用戶：Divine
AES是美國于2000年10月份確立的高級(jí)加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報(bào)文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報(bào)文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對設(shè)計(jì)中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計(jì)出報(bào)文級(jí)并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個(gè)模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個(gè)IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-29
上傳用戶：wangzhen1990
作為一項(xiàng)正在興起的無線應(yīng)用服務(wù),無線局域網(wǎng)已在機(jī)場、校園、會(huì)議室、甚至在家庭都有所應(yīng)用.它正叩開高速無線數(shù)據(jù)業(yè)務(wù)市場的大門.目前,無線局域網(wǎng)仍處于眾多標(biāo)準(zhǔn)共存時(shí)期.每一標(biāo)準(zhǔn)的背后都有大公司或者大集團(tuán)的支持.在眾多無線局域網(wǎng)協(xié)議中IEEE802.11a協(xié)議是很有特色的一個(gè),它的優(yōu)勢在于采用了正交頻分復(fù)用(OFDM)方式來傳輸數(shù)據(jù),該技術(shù)可幫助提高速度和改進(jìn)信號(hào)質(zhì)量,并可克服干擾,因此得到眾多關(guān)注.為了讓這種高速的局域網(wǎng)真正應(yīng)用到實(shí)際中,我們的項(xiàng)目就是要在硬件上實(shí)現(xiàn)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的發(fā)射機(jī)和接收機(jī),而本文的主要工作就是用FPGA實(shí)現(xiàn)這個(gè)系統(tǒng)的內(nèi)接收機(jī).內(nèi)接收機(jī)主要包括同步估計(jì)和信道估計(jì).但是目前OFDM系統(tǒng)中包括同步、信道編碼、信道估計(jì)、用戶檢測、降低峰均比等一些關(guān)鍵技術(shù)在具體實(shí)現(xiàn)上還存在著一些困難.許多文獻(xiàn)對這些關(guān)鍵技術(shù)基本停留在理論上的討論,與具體的實(shí)現(xiàn)還存在很大的差距.因此本文通過研究同步和信道估計(jì)的多種算法的性能和其實(shí)現(xiàn)的復(fù)雜度,提出一種適合在IEEE802.11a協(xié)議環(huán)境下的同步算法和信道估計(jì),用FPGA加以實(shí)現(xiàn).首先本文總結(jié)了目前OFDM系統(tǒng)信道估計(jì)的算法.在此基礎(chǔ)上詳細(xì)的討論了基于IEEE802.11a協(xié)議的OFDM系統(tǒng)可以采用的信道估計(jì)方法:(1)提出了借助訓(xùn)練序列的LS估計(jì)法和LS-average估計(jì)法,分別在AWGN信道和多徑信道對這兩種方法進(jìn)行了比較,證明無論在哪種信道環(huán)境下后者性能都要好于前者.為了能夠進(jìn)一步提高信道估計(jì)器的性能,在LS-average算法的基礎(chǔ)上提出了消噪算法(NRA).(2)提出了借助導(dǎo)頻的DFT插值算法.其次本文總結(jié)了目前OFDM系統(tǒng)同步的算法.OFDM系統(tǒng)同步包括定時(shí)同步和載波同步,其中定時(shí)同步又分為符號(hào)同步和抽樣同步.本文主要是研究定時(shí)同步,而載波同步只是簡單的討論,因?yàn)樵谶@項(xiàng)目中這是另有負(fù)責(zé)人.本文針對基于IEEE802.11a協(xié)議的OFDM系統(tǒng)把定時(shí)同步分為粗定時(shí)同步和細(xì)定時(shí)同步.然后分別對粗定時(shí)同步和細(xì)定時(shí)同步進(jìn)行了詳細(xì)的討論.其中對粗定時(shí)同步的方法有:利用短訓(xùn)練序列和利用循環(huán)前綴,并對這兩種方法進(jìn)行了比較.對細(xì)定時(shí)同步是利用導(dǎo)頻來跟蹤.最后根據(jù)前面兩章提出的算法所分析的結(jié)果,以及突發(fā)OFDM系統(tǒng)的信號(hào)和信道特征,選取了其中一種信道估計(jì)算法和定時(shí)同步算法,結(jié)合合作伙伴所提出的載波同步算法一起用FPGA實(shí)現(xiàn)整個(gè)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的內(nèi)接收機(jī),并分別測試了各個(gè)模塊的性能以及綜合模塊的性能.
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-05-26
上傳用戶：zhengzg
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號(hào)處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對XilinxVirtex-Ⅱ芯片對各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號(hào)定時(shí)的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號(hào)定時(shí)模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號(hào)定時(shí)模塊相當(dāng)；通過對Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價(jià)值及OFDM的優(yōu)缺點(diǎn)，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時(shí)給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案，并從硬件語言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價(jià)值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時(shí)間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
隨著現(xiàn)代控制理論在機(jī)電技術(shù)領(lǐng)域的不斷發(fā)展，多電動(dòng)機(jī)協(xié)調(diào)控制技術(shù)在機(jī)電控制系統(tǒng)中得到廣泛的應(yīng)用，給嵌入式系統(tǒng)的數(shù)控應(yīng)用提供了巨大機(jī)遇。傳統(tǒng)的伺服運(yùn)動(dòng)控制很難在處理大數(shù)據(jù)量、復(fù)雜算法時(shí)保證系統(tǒng)的靈活性和實(shí)時(shí)性。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時(shí)系統(tǒng)，它的特點(diǎn)是高度自動(dòng)化，響應(yīng)速度快等，非常適合于要求實(shí)時(shí)的和多任務(wù)的場合。 本文以嵌入式數(shù)控系統(tǒng)為項(xiàng)目背景，研究設(shè)計(jì)了一種基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)的方案。設(shè)計(jì)中，通過QuartusⅡ、ModelSim和Protel 99等電子設(shè)計(jì)自動(dòng)化開發(fā)工具完成了一個(gè)高性能嵌入式軟硬件系統(tǒng)的設(shè)計(jì)及仿真驗(yàn)證；采用了實(shí)用小巧的嵌入式實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ，為應(yīng)用系統(tǒng)的實(shí)時(shí)性提供了保證。該嵌入式數(shù)控系統(tǒng)滿足了用戶對應(yīng)用系統(tǒng)實(shí)時(shí)性和快速處理的要求，具有較廣泛的應(yīng)用前景。 通過本課題實(shí)踐表明，基于ARM和FPGA構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案完全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高研發(fā)速度，能夠在短時(shí)間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。而μC／OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的加入，使得系統(tǒng)很好地進(jìn)行多任務(wù)處理，并保證了系統(tǒng)的實(shí)時(shí)性。
標(biāo)簽： FPGA ARM 嵌入式 數(shù)控
上傳時(shí)間： 2013-07-22
上傳用戶：huangzchytems
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計(jì)，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計(jì)以及各種顯示算法設(shè)計(jì)等。同時(shí)進(jìn)行了信號(hào)的高速采集和處理的實(shí)際測試，對實(shí)驗(yàn)測試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，在FPGA平臺(tái)上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號(hào)，再將這四路數(shù)據(jù)分別存儲(chǔ)到4個(gè)FIFO中，然后再對這4個(gè)FIFO中的數(shù)據(jù)拼接并存儲(chǔ)在FPGA片上的雙端口雙時(shí)鐘RAM中，最后將FPGA的雙端口雙時(shí)鐘RAM掛載到ARM系統(tǒng)的總線上，實(shí)現(xiàn)了ARM和FPGA共享存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個(gè)雙端口雙時(shí)鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計(jì)方面，我們通過使FIFO的數(shù)據(jù)存儲(chǔ)時(shí)鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實(shí)現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實(shí)現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動(dòng)程序設(shè)計(jì)、LCD驅(qū)動(dòng)程序移植、自定義的FPGA模塊驅(qū)動(dòng)程序設(shè)計(jì)、LCD顯示程序設(shè)計(jì)、多線程的應(yīng)用程序設(shè)計(jì)。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號(hào)波形的直接顯示；對5MHz至40MHz的信號(hào)，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時(shí)這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實(shí)現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-07-04
上傳用戶：林魚2016
近年來，基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)己成為新一代運(yùn)動(dòng)控制系統(tǒng)的主流。基于DSP和FPGA的運(yùn)動(dòng)控制系統(tǒng)不僅具有信息處理能力強(qiáng)，而且具有開放性、實(shí)時(shí)性、可靠性的特點(diǎn)，因此在機(jī)器人運(yùn)動(dòng)控制領(lǐng)域具有重要的應(yīng)用價(jià)值。 論文從步行康復(fù)訓(xùn)練器的設(shè)計(jì)與制作出發(fā)，主要進(jìn)行機(jī)器人的運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)和研究。文章首先提出了多種運(yùn)動(dòng)控制系統(tǒng)的實(shí)現(xiàn)方案。根據(jù)它們的優(yōu)缺點(diǎn)，選定以DSP和FPGA為核心進(jìn)行運(yùn)動(dòng)控制系統(tǒng)平臺(tái)的設(shè)計(jì)。 論文詳細(xì)研究了以DSP和FPGA為核心實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)的軟、硬件設(shè)計(jì)，利用DSP實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)總體結(jié)構(gòu)與相關(guān)功能模塊，利用FPGA實(shí)現(xiàn)運(yùn)動(dòng)控制系統(tǒng)地址譯碼電路、脈沖分配電路以及光電編碼器信號(hào)處理電路，并對以上電路系統(tǒng)進(jìn)行了功能仿真和時(shí)序仿真。 結(jié)果表明，基于DSP和FPGA為核心的運(yùn)動(dòng)控制系統(tǒng)不僅實(shí)現(xiàn)了設(shè)計(jì)功能要求，同時(shí)提高了機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的開放性、實(shí)時(shí)性和可靠性，并大大減小了系統(tǒng)的體積與功耗。
標(biāo)簽： FPGA DSP 機(jī)器人 運(yùn)動(dòng)控制系統(tǒng)
上傳時(shí)間： 2013-06-22
上傳用戶：debuchangshi
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號(hào)處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此，本文通過對運(yùn)動(dòng)控制技術(shù)的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。 首先，設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開發(fā)了控制卡的驅(qū)動(dòng)程序，并詳細(xì)介紹了驅(qū)動(dòng)程序的開發(fā)流程。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-08-01
上傳用戶：00.00
軟件無線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無線通信的體系結(jié)構(gòu)，被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個(gè)開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實(shí)現(xiàn)軟件無線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統(tǒng)級(jí)開發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí)，在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核，實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu)，因而硬件的調(diào)試和升級(jí)變得很容易，而內(nèi)嵌CPU使信號(hào)處理過程可以用軟件進(jìn)行控制，充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究，初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對將來的擴(kuò)展問題進(jìn)行了研究和討論，為實(shí)現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。
標(biāo)簽： FPGA 軟件無線電 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：libenshu01
本論文主要對無線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無線信道的特性較復(fù)雜，因此在無線擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對FPGA開發(fā)流程以及實(shí)際開發(fā)的工具進(jìn)行了簡要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間： 2013-07-18
上傳用戶：hbsunhui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
