EDA的工具介紹(WORD檔)<沒(méi)有解壓縮密碼>
標(biāo)簽： WORD EDA lt gt
上傳時(shí)間： 2013-12-25
上傳用戶：tedo811
GSMGPRSRFORUM相關(guān)信息測(cè)試與結(jié)過(guò)
標(biāo)簽： GSMGPRSRFORUM
上傳時(shí)間： 2015-05-20
上傳用戶：jqy_china
全加器的VHDL_CODE和TEST_BENCH 無(wú)須解壓縮密碼
標(biāo)簽： TEST_BENCH VHDL_CODE 全加器
上傳時(shí)間： 2013-12-22
上傳用戶：hongmo
玩法: 一開(kāi)始先下數(shù)字 下完25個(gè)數(shù)字後 再開(kāi)始圈選數(shù)字 先達(dá)到5條連線者獲勝 在下數(shù)字跟選數(shù)字時(shí) 按滑鼠右鍵都能無(wú)限反悔 當(dāng)然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
標(biāo)簽： 滑鼠 分
上傳時(shí)間： 2014-01-09
上傳用戶：cazjing
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳時(shí)間： 2015-05-23
上傳用戶：it男一枚
LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
標(biāo)簽： LVDS 差分 模 系統(tǒng)
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
Audacity是一款用於錄音和編輯聲音的、免費(fèi)的開(kāi)放源碼軟體。它可以執(zhí)行於Mac OS X、Microsoft Windows、GNU/Linux和其它作業(yè)系統(tǒng)
標(biāo)簽： Microsoft Audacity Windows Linux
上傳時(shí)間： 2013-12-18
上傳用戶：yt1993410
完整的I2C slave model以及spec詳附在內(nèi),適合想利用verilog開(kāi)發(fā)此類傳輸?shù)娜藚⒖?/p>
標(biāo)簽： verilog slave model spec
上傳時(shí)間： 2015-06-10
上傳用戶：s363994250
Java的開(kāi)發(fā)使用工具文件說(shuō)明可以幫助人更了解使用
標(biāo)簽： Java
上傳時(shí)間： 2015-06-12
上傳用戶：笨小孩
此檔案為為了考SCJP的複習(xí)檔,這裡面詳細(xì)說(shuō)明了基礎(chǔ)的JAVA觀念及相關(guān)變,運(yùn)算子,控制流程的關(guān)念!
標(biāo)簽： SCJP JAVA 控制 流程
上傳時(shí)間： 2014-01-08
上傳用戶：小鵬
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
