CPLD與8051的總線接口的VHDL設(shè)計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計的詳細(xì)說明
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-09-01
上傳用戶：bpgfl
用cpld開發(fā)的激光控制器的源碼，已經(jīng)是成型產(chǎn)品，希望對大家有用
標(biāo)簽： cpld 激光控制器 源碼
上傳時間： 2013-09-02
上傳用戶：dxxx
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n
標(biāo)簽： VHDL FIR 語言 編寫
上傳時間： 2013-09-03
上傳用戶：kaje
cpld,非常好用的源碼.可以為你帶來方便.
標(biāo)簽： cpld 源碼
上傳用戶：墻角有棵樹
實現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計源碼
標(biāo)簽： CPLD CCD 采集 系統(tǒng)設(shè)計
上傳時間： 2013-09-04
上傳用戶：zhuyibin
51單片機(jī)系統(tǒng)擴(kuò)展超大容量存儲器接口設(shè)計的cpld源碼。
標(biāo)簽： cpld 51單片機(jī) 系統(tǒng)擴(kuò)展 大容量存儲器
上傳用戶：neu_liyan
VERILOG HDL 實際工控項目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項目
上傳時間： 2013-09-05
上傳用戶：youmo81
完整的FPGA連接圖和調(diào)試源碼，圖是DSN格式，但可以直接拖進(jìn)PROTEL里打開。
標(biāo)簽： FPGA 連接 調(diào)試 源碼
上傳時間： 2013-09-06
上傳用戶：lhc9102
ARM7仿真源碼，原理圖，帶UCOSII的系統(tǒng)哦，，，好幾個啊。。。。。。。。。。。。。。。
標(biāo)簽： ARM7 仿真 源碼
上傳時間： 2013-09-25
上傳用戶：shen1230
15.2 已經(jīng)加入了有關(guān)貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
標(biāo)簽： Allegro 15.2 SPB
上傳時間： 2013-10-08
上傳用戶：王慶才
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
