本文完成了對(duì)MIPS-CPU的指令集確定,流水線與架構(gòu)設(shè)計(jì),代碼編寫,并且在x86計(jì)算機(jī)上搭建了稱為gccmips_elf的仿真系統(tǒng),完成了對(duì)MIPS-CPU硬件系統(tǒng)的模擬仿真,最終完成FPGA芯片的下載與實(shí)現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個(gè)MIPS-CPU的架構(gòu)設(shè)計(jì)與5級(jí)流水線級(jí)數(shù)的確定。制定了整個(gè)CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖;根據(jù)MIPS-CPU的指令集的模式,完成了對(duì)不同模式下的指令的分析,給出了相應(yīng)的取指,譯碼,產(chǎn)生新的程序存儲(chǔ)器尋址地址,執(zhí)行,數(shù)據(jù)存儲(chǔ)器與寄存器文件回寫的控制信號(hào),完成取指令模塊,譯碼模塊,執(zhí)行模塊,數(shù)據(jù)回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設(shè)計(jì)。 @@ 重點(diǎn)分析了由于流水線設(shè)計(jì)而引入的競爭與冒險(xiǎn),分析了在不同流水線階段可能存在的競爭與冒險(xiǎn),對(duì)引起競爭與冒險(xiǎn)的原因進(jìn)行了確定,并通過增加一些電路邏輯來避免競爭與冒險(xiǎn)的發(fā)生,完成了競爭與冒險(xiǎn)檢測電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險(xiǎn)的問題,使設(shè)計(jì)的5級(jí)流水線得以暢順實(shí)現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺(tái)的搭建,該仿真器用來對(duì)應(yīng)用程序進(jìn)行編譯,鏈接與執(zhí)行,生成相應(yīng)匯編語言程序以及向量文件(16進(jìn)制機(jī)器碼);并且同時(shí)產(chǎn)生相關(guān)的Modelsim仿真,及Quartus II下載驗(yàn)證的文件。本設(shè)計(jì)利用該仿真系統(tǒng)來評(píng)估設(shè)計(jì)的MIPS-CPU的硬件系統(tǒng),模擬仿真結(jié)果證明本文設(shè)計(jì)的MIPS-CPU可以實(shí)現(xiàn)正常功能。本論文課題的研究成功對(duì)今后從事專用RISC-CPU設(shè)計(jì)的同行提供了有益的參考。 @@ 最終將設(shè)計(jì)的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進(jìn)行了編譯與驗(yàn)證,對(duì)設(shè)計(jì)的MIPS-CPU的資源使用,關(guān)鍵路徑上的時(shí)序,布線情況進(jìn)行了分析,最終完成各個(gè)指標(biāo)的檢查,并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進(jìn)行軟硬件聯(lián)合調(diào)試,結(jié)果表明設(shè)計(jì)的MIPS-CPU功能正常,滿足約束,指標(biāo)正確。 @@關(guān)鍵詞 MIPS;流水線;競爭與冒險(xiǎn);仿真器;FPGA
標(biāo)簽:
MIPS_CPU
FPGA
上傳時(shí)間:
2013-07-31
上傳用戶:gjzeus