基于FPGA的VGA圖形控制器的實(shí)現(xiàn)方法
基于FPGA的VGA圖形控制器的實(shí)現(xiàn)方法...
閥門控制器技術(shù)資料
?? 資源總數(shù)：5079
?? 源代碼：3566
?? 閥門控制器全部資料 (5079個(gè))
can協(xié)議vhdl控制器
目前市面上比較流行的can協(xié)議vhdl控制器，提供源碼參考設(shè)計(jì)，同仁可自行下載...
用Altera CPLD做為控制器從Flash上讀取image文件
用Altera CPLD做為控制器從Flash上讀取image文件對Altera FPGA編程...
FPGA的SPI控制器
基于FPGA的SPI控制器.doc,包括FPGA實(shí)現(xiàn)地源代碼和協(xié)議的基本介紹\\r\\n...
基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以JTAG的ISP方式配置XILINXFPGA的實(shí)現(xiàn)過程
基于ARM 微控制器配置FPGA 的實(shí)現(xiàn)\r\n摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 ...
基于FPGA的PID控制器設(shè)計(jì)研究
基于FPGA的PID控制器設(shè)計(jì)研究，適合用fpga開發(fā)控制系統(tǒng)的專業(yè)人員參考...
FPGA的uart控制器的verilog源程序
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功...
一種以CPLD為核心、以VHDL為開發(fā)工具的時(shí)間控制器
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時(shí)間控制器，該控制器不僅具有時(shí)間功能，而且具有定時(shí)器功能，能在00：00～23：59之間任意設(shè)定開啟時(shí)間和關(guān)閉時(shí)間，其設(shè)置方便、靈活，廣...
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層...
FPGA視頻控制器設(shè)計(jì),FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計(jì)
FPGA視頻控制器設(shè)計(jì),FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計(jì)\r\n...