伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來(lái)越高的視聽(tīng)享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過(guò)程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來(lái)越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來(lái),FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開(kāi)發(fā)平臺(tái)QUARTUSII上編寫(xiě)了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過(guò)。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來(lái)處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門(mén)措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
本課題深入分析了GPS軟件接收機(jī)基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實(shí)現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號(hào)處理實(shí)時(shí)性的要求。 論文的主體部分首先簡(jiǎn)單分析了擴(kuò)頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細(xì)闡述了GPS信號(hào)的特點(diǎn)，并根據(jù)GPS信號(hào)的組成特點(diǎn)介紹了接收機(jī)的體系結(jié)構(gòu)。其次，通過(guò)對(duì)GPS接收機(jī)信號(hào)捕獲方案的深入研究，確定了捕獲速度快且實(shí)現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案，并對(duì)該方案提出了幾點(diǎn)改進(jìn)的措施，根據(jù)前面的分析，提出了系統(tǒng)的實(shí)現(xiàn)方案，利用MATLAB對(duì)該系統(tǒng)進(jìn)行仿真，仿真的結(jié)果充分的驗(yàn)證了方案的可行性。接著，對(duì)于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設(shè)計(jì)中沒(méi)有采用ALTERA提供的IP核，獨(dú)立設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的FFT處理器，并通過(guò)對(duì)一組數(shù)據(jù)在MATLAB中運(yùn)算得到結(jié)果和FPGA輸出結(jié)果相對(duì)比，可以驗(yàn)證該FFT處理器的正確性。再次重點(diǎn)分析了GPS接收機(jī)并行捕獲部分的FPGA具體實(shí)現(xiàn)，通過(guò)捕獲的FPGA時(shí)序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號(hào)。最后，對(duì)全文整個(gè)研究工作進(jìn)行總結(jié)，并指出以后繼續(xù)研究的方向。 本課題雖然是對(duì)于GPS接收機(jī)的研究，但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機(jī)相近，因此該課題的研究對(duì)我國(guó)衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動(dòng)作用。
上傳時(shí)間： 2013-08-06
上傳用戶：青春123
轉(zhuǎn)矩的測(cè)量對(duì)各種機(jī)械產(chǎn)品的研究開(kāi)發(fā)、測(cè)試分析、質(zhì)量檢驗(yàn)、安全和優(yōu)化控制等工作有重要的意義。現(xiàn)有的轉(zhuǎn)矩傳感器一般結(jié)構(gòu)復(fù)雜，制造安裝困難。本文介紹了一種結(jié)構(gòu)簡(jiǎn)單，測(cè)量精度高的新型轉(zhuǎn)矩傳感器——基于FPGA和單片機(jī)的光柵轉(zhuǎn)矩傳感器。 本文主要工作包括： 1、介紹了當(dāng)前轉(zhuǎn)矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉(zhuǎn)矩傳感器的特點(diǎn)和存在的不足。 2、介紹了光柵轉(zhuǎn)矩傳感器的工作原理，將光柵輸出的光電信號(hào)轉(zhuǎn)換成矩形波信號(hào)，通過(guò)分析旋轉(zhuǎn)軸的各種運(yùn)動(dòng)對(duì)光電輸出信號(hào)的影響，得知兩路矩形波信號(hào)的相位與扭轉(zhuǎn)角的關(guān)系，從而得到系統(tǒng)測(cè)量方案，并推導(dǎo)出具體的測(cè)量計(jì)算公式。 3、構(gòu)建了系統(tǒng)實(shí)驗(yàn)平臺(tái)，主要由被測(cè)量主軸、光柵對(duì)機(jī)構(gòu)、光電裝置座三個(gè)部分構(gòu)成。 4、基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和單片機(jī)，完成系統(tǒng)硬件電路及軟件設(shè)計(jì)。 5、根據(jù)動(dòng)態(tài)測(cè)量數(shù)據(jù)的時(shí)變性、隨機(jī)性、相關(guān)性和動(dòng)態(tài)性等，研究了動(dòng)態(tài)測(cè)量數(shù)據(jù)的處理方法。 6、對(duì)系統(tǒng)調(diào)試和實(shí)驗(yàn)。采取先對(duì)各個(gè)單元模塊獨(dú)立調(diào)試與實(shí)驗(yàn)的方法，對(duì)每個(gè)單元電路的性能進(jìn)行分析處理，然后進(jìn)行聯(lián)合調(diào)試與實(shí)驗(yàn)，并對(duì)傳感器進(jìn)行標(biāo)定。 7、對(duì)系統(tǒng)誤差進(jìn)行分析，并提出了改進(jìn)措施。
上傳時(shí)間： 2013-06-19
上傳用戶：xiangwuy
當(dāng)前我國(guó)正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢(shì)是在未來(lái)的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控?cái)?shù)字電視服務(wù)正成為一種越來(lái)越迫切的需要。然而，目前對(duì)于數(shù)字電視并沒(méi)有合適的監(jiān)測(cè)儀器，因此無(wú)法及時(shí)方便地診斷出現(xiàn)問(wèn)題的信號(hào)以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時(shí)我們才知道數(shù)字信號(hào)系統(tǒng)出了問(wèn)題。幾乎沒(méi)有任何線索可以用來(lái)找到問(wèn)題的所在或原因，碼流分析儀器在這種情況下應(yīng)運(yùn)而生。目前在數(shù)字電視系統(tǒng)的前端，通過(guò)監(jiān)控了解數(shù)字視頻廣播(DVB)信號(hào)和服務(wù)的狀況從而采取措施比通過(guò)觀眾的反映而采取措施要主動(dòng)和及時(shí)得多。傳輸流(TS)的測(cè)試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們?cè)跊Q定未來(lái)服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號(hào)的解碼、MPEG-2TS的實(shí)時(shí)檢錯(cuò)原理和基于現(xiàn)場(chǎng)可編輯門(mén)陣列(FPGA)的實(shí)現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)、ETR101 290標(biāo)準(zhǔn)、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開(kāi)發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實(shí)時(shí)分析與檢測(cè)系統(tǒng)設(shè)計(jì)方案并予以了實(shí)現(xiàn)。 在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯(cuò)、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實(shí)現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴(kuò)展、便于攜帶、穩(wěn)定性好、性價(jià)比高等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-06-04
上傳用戶：love1314
McS一51單片機(jī)應(yīng)用系統(tǒng)在使用過(guò)程中，由于存在大量的干擾源，雖不能造成硬件系統(tǒng)的損壞．但常常使微機(jī)系統(tǒng)下能正常工作．因此，軟件可靠性設(shè)計(jì)越來(lái)越引起人們的重視．單片機(jī)軟件抗干擾采取的措施有：對(duì)
標(biāo)簽： MCS 51單片機(jī) 軟件系統(tǒng) 可靠性設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：Avoid98
基于EDA平臺(tái)的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程實(shí)踐本文分析了計(jì)算機(jī)專業(yè)本科生課程計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的教學(xué)現(xiàn)狀, 結(jié)合目前在教學(xué)實(shí)踐中采用的部分措施, 提出了在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課
標(biāo)簽： EDA 計(jì)算機(jī)系統(tǒng) 實(shí)踐
上傳時(shí)間： 2013-04-24
上傳用戶：lifevast
EDA課程設(shè)計(jì)———研究型教學(xué)的重要環(huán)節(jié) 摘 要: 介紹了在電工學(xué)教學(xué)中開(kāi)設(shè)課外EDA課程設(shè)計(jì)的3個(gè)措施: (1) 開(kāi)學(xué)初提出設(shè)計(jì)任務(wù)(學(xué)生可任
標(biāo)簽： EDA 環(huán)節(jié)
上傳時(shí)間： 2013-04-24
上傳用戶：youlongjian0
本文簡(jiǎn)單介紹了脈沖式激光測(cè)距原理、相位式激光測(cè)距的原理及相位測(cè)量技術(shù)。根據(jù)課題的要求，給出了電路系統(tǒng)設(shè)計(jì)方案，選擇了合適測(cè)相系統(tǒng)電路參數(shù)，分析了調(diào)制波的噪聲對(duì)系統(tǒng)的影響，計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比，對(duì)偶然誤差、信號(hào)變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測(cè)量誤差，提出了具體的解決措施，這些措施提高了數(shù)字檢相電路的測(cè)相精度和穩(wěn)定性。 根據(jù)電路系統(tǒng)設(shè)計(jì)方案，著重對(duì)混頻電路、整形電路和自動(dòng)數(shù)字檢相電路進(jìn)行了較為深入的分析與討論，其中自動(dòng)數(shù)字檢相電路采用大規(guī)模可編程邏輯器件FPGA實(shí)現(xiàn)。 文中述敘了利用FPGA實(shí)現(xiàn)自動(dòng)數(shù)字檢相的原理及方法步驟，分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開(kāi)發(fā)可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測(cè)量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果，對(duì)在沒(méi)有零角度位置標(biāo)志信號(hào)和沒(méi)有允許計(jì)數(shù)標(biāo)志信號(hào)條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析，提出了下一步研究改進(jìn)的措施和思路。
標(biāo)簽： FPGA 相位 激光測(cè)距 信號(hào)處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過(guò)渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來(lái)逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來(lái)越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過(guò)程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開(kāi)發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開(kāi)發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開(kāi)發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問(wèn)題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問(wèn)題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問(wèn)題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶：ice_qi
網(wǎng)絡(luò)帶寬依然在不斷增長(zhǎng)（尤其是在本地網(wǎng)），最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤(pán)、FLASH移動(dòng)存儲(chǔ)盤(pán)和激光盤(pán)的容量不斷增大，使得傳送和儲(chǔ)存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問(wèn)：我們孜孜不倦的搞視頻壓縮高級(jí)算法還有多少意義？我們可以看到，算法的復(fù)雜性日益增加，但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率？還有被我們遺忘的地方嗎？還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法？ 在作者看來(lái)，這個(gè)應(yīng)用領(lǐng)域就是移動(dòng)視頻服務(wù)。無(wú)線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對(duì)視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來(lái)，移動(dòng)終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s，在微蜂窩的時(shí)候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對(duì)于較高質(zhì)量的視頻傳輸來(lái)講，仍然是有限的。因此，可以預(yù)見(jiàn)，移動(dòng)終端的空中接口這個(gè)瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。 另一方面，移動(dòng)終端領(lǐng)域開(kāi)發(fā)視頻壓縮算法，在其低功耗和實(shí)時(shí)性要求下，也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動(dòng)估計(jì)的功耗，業(yè)界提出了許多快速算法，例如2-D的對(duì)數(shù)搜索，三步搜索，聯(lián)合搜索。盡管這些方法減少了功耗，其結(jié)果是視頻壓縮性能的降低，因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動(dòng)搜索的空間。為了實(shí)現(xiàn)運(yùn)動(dòng)搜索的低功耗，在電路領(lǐng)域又提出了搜索窗口和時(shí)鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中，并沒(méi)有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。 本論文提出了一種新的解決MPEG-4運(yùn)動(dòng)估計(jì)運(yùn)算的低功耗實(shí)時(shí)處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動(dòng)估計(jì)的繁復(fù)運(yùn)算通過(guò)心肌陣列分布式運(yùn)算得到有效處理。從理論上看，心肌陣列有其簡(jiǎn)單易理解性，然后，由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性，設(shè)計(jì)這樣一個(gè)陣列仍有許多值得注意的問(wèn)題。論文提出使用保守近似處理在全局運(yùn)動(dòng)估計(jì)中減少功耗，其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個(gè)典型的串行操作過(guò)程。論文新提出的方法是在進(jìn)行絕對(duì)匹配前使用保守計(jì)算，如果保守誤差值與最小誤差差別過(guò)大，則不進(jìn)行絕對(duì)誤差計(jì)算。 總的說(shuō)來(lái)，論文實(shí)現(xiàn)了兩個(gè)目標(biāo)：通過(guò)心肌陣列實(shí)現(xiàn)了實(shí)時(shí)的運(yùn)動(dòng)估計(jì)編碼，通過(guò)在算法層次引入控制電路，降低運(yùn)動(dòng)估計(jì)電路的功耗。
上傳時(shí)間： 2013-06-23
上傳用戶：lacsx
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
