數(shù)電Verilog相關(guān)課件
上傳時間： 2013-10-23
上傳用戶：wangzeng
數(shù)字電路基礎(chǔ)課件PDF
上傳時間： 2013-10-08
上傳用戶：csgcd001
電路分析基礎(chǔ)電路分析基礎(chǔ)Fundamentals of Electric CircuitsFundamentals of Electric Circuits多媒體教學(xué)課件多媒體教學(xué)課件北京理工大學(xué)北京理工大學(xué)Beijing Institute of TechnologyBeijing Institute of Technology 目錄•第一章集總電路中電壓、電流的約束關(guān)系•第二章運(yùn)用獨(dú)立電流、電壓變量的分析方法•第四章分解法及單口網(wǎng)絡(luò)•第三章疊加方法與網(wǎng)絡(luò)函數(shù)•第六章電容元件和電感元件•第七章一階電路•第八章二階電路•第十章正弦穩(wěn)態(tài)功率和能量三相電路•第九章阻抗與導(dǎo)納•第十一章電路的頻率響應(yīng)•第十二章耦合電感和理想變壓器
標(biāo)簽： 電路分析基礎(chǔ)
上傳時間： 2013-11-10
上傳用戶：asdstation
pcb阻抗設(shè)計(jì)必備
標(biāo)簽： pcb 阻抗 設(shè)計(jì)原則
上傳時間： 2013-11-23
上傳用戶：my_cc
pcb阻抗
上傳時間： 2013-11-10
上傳用戶：thuyenvinh
阻抗減少軟件
上傳時間： 2013-10-12
上傳用戶：daguogai
當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊告訴你去設(shè)計(jì)一個特定的差分阻抗。令事情變得更困難的是，它說：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來得到一個大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對：圖1(b)演示了一對走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時，線2 上的電流開始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時間： 2013-10-20
上傳用戶：lwwhust
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計(jì)為例，簡單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計(jì)。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
阻抗匹配 阻抗匹配（Impedance matching）是微波電子學(xué)里的一部分，主要用于傳輸線上，來達(dá)至所有高頻的微波信號皆能傳至負(fù)載點(diǎn)的目的，不會有信號反射回來源點(diǎn)，從而提升能源效益。 大體上，阻抗匹配有兩種，一種是透過改變阻抗力（lumped-circuit matching），另一種則是調(diào)整傳輸線的波長（transmission line matching）。 要匹配一組線路，首先把負(fù)載點(diǎn)的阻抗值，除以傳輸線的特性阻抗值來歸一化，然后把數(shù)值劃在史密夫圖表上。 把電容或電感與負(fù)載串聯(lián)起來，即可增加或減少負(fù)載的阻抗值，在圖表上的點(diǎn)會沿著代表實(shí)數(shù)電阻的圓圈走動。如果把電容或電感接地，首先圖表上的點(diǎn)會以圖中心旋轉(zhuǎn)180度，然后才沿電阻圈走動，再沿中心旋轉(zhuǎn)180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變?yōu)榱阃瓿善ヅ洹！ ∮韶?fù)載點(diǎn)至來源點(diǎn)加長傳輸線，在圖表上的圓點(diǎn)會沿著圖中心以逆時針方向走動，直至走到電阻值為1的圓圈上，即可加電容或電感把阻抗力調(diào)整為零，完成匹配.........
標(biāo)簽： 阻抗匹配
上傳時間： 2013-11-13
上傳用戶：ddddddos
傳輸線理論與阻抗匹配 傳輸線理論
上傳時間： 2013-10-18
上傳用戶：wuyuying
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
