亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

限流技術(shù)(shù)

  • 一種可伸縮的魯棒流媒體系統(tǒng)設(shè)計與實現(xiàn)

    本文介紹了一種適于網(wǎng)絡(luò)環(huán)境的高效、可擴(kuò)展、自適應(yīng)以及魯棒的視頻流壓縮與傳輸技術(shù),并以此為基礎(chǔ)最終實現(xiàn)了一個流媒體系統(tǒng)。該系統(tǒng)由兩部分組成:流媒體壓縮部分和網(wǎng)絡(luò)傳輸控制部分。在本文中將詳細(xì)介紹這

    標(biāo)簽: 可伸縮 魯棒流 媒體 系統(tǒng)設(shè)計

    上傳時間: 2013-06-03

    上傳用戶:14786697487

  • 基于ARMLinux的流媒體網(wǎng)絡(luò)廣播平臺設(shè)計

    論文的工作是基于“流媒體網(wǎng)絡(luò)廣播系統(tǒng)”項目。在調(diào)研和消化多套國內(nèi)外相關(guān)實驗平臺系統(tǒng)的基礎(chǔ)上,研究開發(fā)了基于ARM9處理器和嵌入式Linux操作系統(tǒng)的多功能實時計算機(jī)處理系統(tǒng),并且根據(jù)實際需要構(gòu)建了此系統(tǒng)的軟硬件平臺。流媒體網(wǎng)絡(luò)廣播系統(tǒng)是當(dāng)前IT領(lǐng)域比較熱門的前沿技術(shù),正是因為這前沿技術(shù)使得實際構(gòu)建出的系統(tǒng)功能強(qiáng)大、體積小、成本低、具有相當(dāng)強(qiáng)的可擴(kuò)展性,完全能夠取代當(dāng)前傳統(tǒng)廣播系統(tǒng)中廣泛采用的模擬信號傳輸方式,同時也更好解決了以往這種結(jié)構(gòu)帶來的價格昂貴、體積龐大、系統(tǒng)利用率低等諸多劣勢。 本文設(shè)計開發(fā)了基于AMR-Linux的流媒體網(wǎng)絡(luò)廣播平臺,該系統(tǒng)基于SamsLlmgS3C2410處理器,采用嵌入式ARM-Linux操作系統(tǒng),通過HTTP協(xié)議傳輸流媒體,利用MP3標(biāo)準(zhǔn)實現(xiàn)對音頻的解碼,從而支持流媒體網(wǎng)絡(luò)廣播功能。本論文設(shè)計了系統(tǒng)的軟件部分,包括底層軟件BootLoader、ARM-Linux操作系統(tǒng)、根文件系統(tǒng)、網(wǎng)卡的驅(qū)動程序等并提出了下一步工作的建議和設(shè)想。 基于ARM-Linux系統(tǒng)的軟件設(shè)計方法是本論文的重點和難點,也是論文的核心內(nèi)容。流媒體網(wǎng)絡(luò)廣播系統(tǒng)已經(jīng)經(jīng)過測試,實際的應(yīng)用效果表明該系統(tǒng)是可行的也是可靠的,同傳統(tǒng)的廣播系統(tǒng)相比,體現(xiàn)出了明顯的優(yōu)勢。

    標(biāo)簽: ARMLinux 流媒體 平臺設(shè)計 網(wǎng)絡(luò)廣播

    上傳時間: 2013-05-29

    上傳用戶:zhenyushaw

  • 基于ARM的流媒體傳輸方法的研究

    隨著計算機(jī)技術(shù)和網(wǎng)絡(luò)的飛速發(fā)展,流媒體技術(shù)的產(chǎn)生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協(xié)議,運(yùn)用流式傳輸技術(shù),可以使人們在最短的時間內(nèi)獲得想要的多媒體資訊。流媒體技術(shù)可廣泛應(yīng)用于視頻播放、視頻會議、遠(yuǎn)程教育等。嵌入式系統(tǒng)是當(dāng)前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強(qiáng)等特點。嵌入式系統(tǒng)早期主要應(yīng)用于軍事及航空航天領(lǐng)域,隨著工nternet的發(fā)展,新型的嵌入式系統(tǒng)正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產(chǎn)品方向發(fā)展。 因此,基于嵌入式設(shè)備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產(chǎn)品項目“電梯多媒體項目”,將流媒體技術(shù)與嵌入式設(shè)備相結(jié)合,應(yīng)用于電梯之中,使多媒體資訊的傳播無處不在。 本文首先研究了流媒體傳輸?shù)南嚓P(guān)技術(shù)。深入研究了用于流媒體傳輸?shù)膶崟r傳輸與控制協(xié)議RTP/RTCP,掌握其結(jié)構(gòu)與規(guī)則;研究了實時傳輸QoS控制技術(shù),分析現(xiàn)有的一些網(wǎng)絡(luò)傳輸控制方法,分析了流媒體與嵌入式系統(tǒng)的特點。 本文然后詳細(xì)分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍,并改進(jìn)了其中基于發(fā)送端速率控制的擁塞控制方法,設(shè)計了一種基于接收端緩存和發(fā)送端速率控制相結(jié)合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設(shè)置與監(jiān)控,來輔助調(diào)節(jié)發(fā)送端的數(shù)據(jù)發(fā)送速率。它既可以避免網(wǎng)絡(luò)擁塞,又可以提高流媒體的傳輸質(zhì)量。 本文最后介紹了嵌入式Linux系統(tǒng)的移植,分析了網(wǎng)絡(luò)上開源的RTP/RTCP實現(xiàn)庫JRTPLIB,并結(jié)合本文實際需要,對RTCP中RR分組的結(jié)構(gòu)做了修改,以此為基礎(chǔ)設(shè)計了一個系統(tǒng),實現(xiàn)本文所改進(jìn)的用于ARM流媒體傳輸控制的方法。

    標(biāo)簽: ARM 流媒體傳輸 法的研究

    上傳時間: 2013-07-06

    上傳用戶:ryb

  • HDTV碼流發(fā)生器內(nèi)置信源解碼板和基于FPGA的顯示器測試信號發(fā)生器的研究

    該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計與實現(xiàn).信源解碼板是整個碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實現(xiàn)HDTV信源解碼板的設(shè)計方案.論文詳細(xì)分析了各個功能模塊的具體設(shè)計方法以及實現(xiàn)時應(yīng)注意的問題.目前該課題已經(jīng)成功結(jié)題,各項技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測試信號發(fā)生器的研究與開發(fā).在對測試信號發(fā)生器所需產(chǎn)生的13種測試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發(fā)生器的設(shè)計方案.該論文詳細(xì)討論了FPGA設(shè)計中各個功能模塊的劃分和設(shè)計實現(xiàn)方法,并介紹了對FLEX10K50進(jìn)行配置的方法.

    標(biāo)簽: HDTV FPGA 碼流 發(fā)生器

    上傳時間: 2013-04-24

    上傳用戶:yoleeson

  • 用FPGA實現(xiàn)MPEG-2數(shù)字圖像傳輸流語義分析和協(xié)議解析功能

    本文首先分析數(shù)字圖像壓縮技術(shù)的實際應(yīng)用情況,相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測試標(biāo)準(zhǔn)ETR290,進(jìn)而提出了一個可適用于實際工作環(huán)境的語義分析模型框架;并在FPGA開發(fā)環(huán)境ISE中按照這個語義分析模型框架構(gòu)造了一個具體的VHDL模型;同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真;然后設(shè)計相應(yīng)的硬件測試平臺來驗證模塊功能。針對數(shù)字圖像技術(shù)實際應(yīng)用環(huán)境的特點,本文提出了一種構(gòu)建在嵌入式硬件平臺上的分析模塊,可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網(wǎng)絡(luò)可實現(xiàn)24小時/7天長時間工作。模塊化的設(shè)計,使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點,通過網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器;同時該模塊可設(shè)置成不同的硬件觸發(fā)模式,使之成為故障傳感器。因此,該模塊適用于工程開通、快速故障監(jiān)測、長時間監(jiān)控等。通過與市場上專業(yè)測試設(shè)備性能進(jìn)行比較,在測試精確性方面不占優(yōu)勢,但在達(dá)到一定數(shù)量級的測試精度后,其廉價、簡易和無需維護(hù)的特點將呈現(xiàn)巨大的優(yōu)勢。

    標(biāo)簽: FPGA MPEG 數(shù)字圖像 傳輸流

    上傳時間: 2013-04-24

    上傳用戶:源弋弋

  • 音樂可控速度燈流電路設(shè)計

    通過駐極體話筒對音樂聲量進(jìn)行采集后,把采集的信號進(jìn)行放大整流濾波,并通過555構(gòu)成的壓控振蕩器把音樂的聲量信號轉(zhuǎn)化成變化的振蕩頻率,即通過聲量的大小來產(chǎn)生相應(yīng)頻率的振蕩信號,再經(jīng)過二進(jìn)制計數(shù)器對該振蕩輸出的脈沖進(jìn)行計數(shù)輸出四種不同的狀態(tài),通過二-四譯碼器對計數(shù)器輸出狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的選通信號控制燈流接口電路 ,接口電路驅(qū)動一列信號指示燈,實現(xiàn)燈流速度隨音樂聲量大小而相應(yīng)變化的效果。

    標(biāo)簽: 速度 電路設(shè)計

    上傳時間: 2013-04-24

    上傳用戶:362279997

  • 基于ARM平臺的嵌入式流媒體播放技術(shù)的研究與應(yīng)用

    隨著嵌入式系統(tǒng)以及流媒體技術(shù)的快速發(fā)展,基于嵌入式系統(tǒng)實現(xiàn)可視電話、視頻點播、視頻會議等功能已經(jīng)成為當(dāng)前的熱點研究領(lǐng)域。這樣的系統(tǒng)通常具有小型化、低功耗、低成本、穩(wěn)定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統(tǒng)的相關(guān)技術(shù),基于ARM9處理器平臺實現(xiàn)一種基于嵌入式系統(tǒng)的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進(jìn)行規(guī)劃,在此基礎(chǔ)上,采用嵌入式Linux操作系統(tǒng)、MPEG-4視頻解碼技術(shù)和流媒體網(wǎng)絡(luò)傳輸技術(shù)進(jìn)行設(shè)計。 本文的主要貢獻(xiàn)體現(xiàn)在以下六個方面: l、分析嵌入式流媒體播放器的功能需求和技術(shù)特點,對嵌入式流媒體播放器的總體實現(xiàn)方案進(jìn)行設(shè)計。 2、研究嵌入式Linux系統(tǒng)設(shè)計方法,基于ARM處理器平臺構(gòu)建嵌入式Linux操作系統(tǒng)。這部分的工作包括嵌入式BootLoader的移植、Linux內(nèi)核的配置與編譯以及根文件系統(tǒng)的創(chuàng)建。 3、研究MPEG-4視頻壓縮標(biāo)準(zhǔn),基于ARM-Linux系統(tǒng)平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結(jié)構(gòu)以及基于ARM平臺的嵌入式軟件優(yōu)化方法,對所移植的MPEG-4視頻解碼器進(jìn)行平臺相關(guān)優(yōu)化。 5、研究視頻通信中的錯誤隱藏技術(shù),針對錯誤隱藏過程中傳統(tǒng)邊界匹配算法對邊緣匹配的局限性,提出了一種改進(jìn)的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網(wǎng)絡(luò)傳輸?shù)南嚓P(guān)技術(shù)協(xié)議,基于RTSP/RTP/RTCP協(xié)議實現(xiàn)了一個基本的MPEG-4視頻流實時傳輸系統(tǒng)。

    標(biāo)簽: ARM 嵌入式 流媒體 播放

    上傳時間: 2013-05-16

    上傳用戶:a937518043

  • 基于FPGA的PWM整流控制器研究

    隨著電力電子變流技術(shù)的不斷發(fā)展,各種先進(jìn)的控制技術(shù)層出不窮。控制器也從過去的模擬電路時代逐漸進(jìn)入到全數(shù)字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制,在實現(xiàn)復(fù)雜算法時往往難以滿足系統(tǒng)要求的快速性與實時性的要求,F(xiàn)PGA的出現(xiàn)為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統(tǒng)進(jìn)行了研究。在查閱大量國內(nèi)外文獻(xiàn)資料的基礎(chǔ)上,對整流器及其控制器的國內(nèi)外發(fā)展現(xiàn)狀及研究趨勢做了詳細(xì)的研究,并對課題研究的意義有了更深入的認(rèn)識。接下來對三相電壓型整流器的拓?fù)浣Y(jié)構(gòu)、數(shù)學(xué)模型、整流器的控制技術(shù)進(jìn)行了分析。文中所采用的滯環(huán)電流控制算法具有結(jié)構(gòu)簡單,電流響應(yīng)速度快,不依賴系統(tǒng)參數(shù),系統(tǒng)魯棒性好的特點。運(yùn)用matlab仿真軟件,對該控制方法進(jìn)行了仿真。然后對FPGA的發(fā)展歷程、應(yīng)用、分類、開發(fā)工具、語言等內(nèi)容進(jìn)行了介紹。最后對滯環(huán)控制算法進(jìn)行了模塊劃分,將其劃分為PI算法模塊,限幅與指令電流生成模塊,滯環(huán)比較模塊,PWM脈沖生成及死區(qū)保護(hù)模塊,AD控制及數(shù)據(jù)儲存模塊,并在Quartus II軟件環(huán)境下,使用VHDL語言通過編程實現(xiàn)模塊化設(shè)計。實踐證明,采用FPGA來實現(xiàn)PWM整流器控制算法是可行的。

    標(biāo)簽: FPGA PWM 整流 控制器

    上傳時間: 2013-04-24

    上傳用戶:Ruzzcoy

  • 基于FPGA的雷達(dá)信號數(shù)字接收機(jī)的實現(xiàn)

    在雷達(dá)信號偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個重要發(fā)展方向。數(shù)字信號處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用,為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù),設(shè)計了具備高速信號處理能力的寬帶數(shù)字接收機(jī)平臺,并提出了數(shù)字接收機(jī)實現(xiàn)的可行性方法,以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現(xiàn)對雷達(dá)信號并行地實時檢測和參數(shù)估計。所做工作主要分為兩大部分: 1、適合于FPGA硬件實現(xiàn)的算法的確定及仿真:對A/D采樣信號采用自相關(guān)累加算法進(jìn)行信號檢測,利用信號的相關(guān)性和噪聲的獨立性提高信噪比,通過給出檢測門限來估計信號的起止點。對于常規(guī)信號的頻率估計,采用Rife算法。通過Matlab仿真,表明上述算法在運(yùn)算量和精度方面均有良好性能,適合用作FPGA硬件實現(xiàn)。 2、算法的FPGA硬件實現(xiàn):針對原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算,考慮到FPGA并行處理的特點,將原算法修改為并行相關(guān)算法,并加入流水線,這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發(fā)平臺完成設(shè)計,系統(tǒng)測試結(jié)果表明,本設(shè)計能正常工作,滿足系統(tǒng)設(shè)計要求。 文章的最后,結(jié)合系統(tǒng)設(shè)計給出幾種VHDL優(yōu)化方法,主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問題展開討論。

    標(biāo)簽: FPGA 雷達(dá)信號 數(shù)字接收機(jī)

    上傳時間: 2013-06-25

    上傳用戶:songnanhua

  • TS流復(fù)用器及其接口

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計,并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: TS流 復(fù)用器 接口

    上傳時間: 2013-06-10

    上傳用戶:01010101

主站蜘蛛池模板: 基隆市| 金溪县| 同江市| 洛浦县| 潍坊市| 盘山县| 大姚县| 云龙县| 黎城县| 泰顺县| 桐柏县| 丹江口市| 邯郸市| 吴忠市| 东光县| 梅河口市| 房山区| 铅山县| 台中县| 浮山县| 苍梧县| 上饶市| 玉溪市| 武胜县| 清流县| 凤凰县| 永仁县| 台州市| 龙州县| 白水县| 都安| 镇宁| 巧家县| 仙游县| 太仆寺旗| 孝昌县| 娄底市| 黔江区| 汾西县| 日喀则市| 商都县|