DSP集成開發(fā)環(huán)境的樣例代碼下載.rar
標(biāo)簽： DSP 集成開發(fā)環(huán)境 代碼
上傳時(shí)間： 2013-06-04
上傳用戶：cazjing
高精度慣性加速度計(jì)能夠?qū)崿F(xiàn)實(shí)時(shí)位移檢測，在當(dāng)今民用和軍用系統(tǒng)如汽車電子、工業(yè)控制、消費(fèi)電子、衛(wèi)星火箭和導(dǎo)彈等中間具有廣泛的需求。在高精度慣性加速度計(jì)中，特別需要穩(wěn)定的低噪聲高靈敏度接口電路。事實(shí)上，隨著傳感器性能的不斷提高，接口電路將成為限制整個(gè)系統(tǒng)的主要因素。 本論文在分析差動(dòng)電容式傳感器工作原理的基礎(chǔ)上，設(shè)計(jì)了針對電容式加速度計(jì)的全差分開環(huán)低噪聲接口電路。前端電路檢測傳感器電容的變化，通過積分放大，產(chǎn)生正比于電容波動(dòng)的電壓信號。 本論文采用開關(guān)電容電路結(jié)構(gòu)，使得對寄生不敏感，信號靈敏度高，容易與傳感器單片集成。為了得到微重力加速度性能，設(shè)計(jì)電容式位移傳感接口電路時(shí)，重點(diǎn)研究了噪聲問題和系統(tǒng)建模問題。仔細(xì)分析了開環(huán)傳感器中的不同噪聲源，并對其中的一些進(jìn)行了仿真驗(yàn)證。建立了接口電路寄生電容和寄生電阻模型。 為了更好的提高分辨率，降低噪聲的影響如放大器失調(diào)、1/f噪聲、電荷注入、時(shí)鐘饋通和KT/C噪聲，本論文采用了相關(guān)雙采樣技術(shù)（CDS）。為了限制接口電路噪聲特別是熱噪聲，著重設(shè)計(jì)考慮了前置低噪聲放大器的設(shè)計(jì)及優(yōu)化。由于時(shí)鐘一直導(dǎo)通，特別設(shè)計(jì)了低功耗弛豫振蕩器，振蕩頻率為1．5M。為了減小傳感器充電基準(zhǔn)電壓噪聲，采用兩級核心基準(zhǔn)結(jié)構(gòu)設(shè)計(jì)了高精度基準(zhǔn)，電源抑制比高達(dá)90dB。 TSMC 0．18μm工藝中的3．3V電壓和模型，本論文進(jìn)行了spectre仿真。 關(guān)鍵詞：MEMS；電容式加速度計(jì)；接口電路；低噪聲放大器；開環(huán)檢測
上傳時(shí)間： 2013-05-23
上傳用戶：hphh
MOS集成運(yùn)算放大器的版圖設(shè)計(jì) 集成電路設(shè)計(jì)綜合實(shí)驗(yàn)指導(dǎo)書
標(biāo)簽： MOS 集成運(yùn)算放大器 版圖設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：yolo_cc
集成運(yùn)放線性應(yīng)用電路分析方法的研究 集成運(yùn)放線性應(yīng)用電路分析方法的研究
標(biāo)簽： 集成運(yùn)放 線性應(yīng)用 電路分析
上傳時(shí)間： 2013-06-06
上傳用戶：gxf2016
集成運(yùn)放應(yīng)用:一、實(shí)訓(xùn)任務(wù)1 學(xué)會(huì)組裝集成運(yùn)放應(yīng)用電路；2 學(xué)會(huì)測試集成運(yùn)放應(yīng)用電路。二、實(shí)訓(xùn)目標(biāo)1 學(xué)會(huì)集成運(yùn)放典型電路應(yīng)用，理解集成運(yùn)放應(yīng)用電路的工作原理；
標(biāo)簽： 集成運(yùn)放
上傳時(shí)間： 2013-06-11
上傳用戶：busterman
本書全面闡述了集成運(yùn)算放大器360種應(yīng)用電路的設(shè)計(jì)公式、設(shè)計(jì)步驟及元器件的選擇，包括集成運(yùn)放應(yīng)用電路設(shè)計(jì)須知，集成運(yùn)放調(diào)零、相位補(bǔ)償與保護(hù)電路的設(shè)計(jì)，運(yùn)算電路、放大電路的設(shè)計(jì)、信號處理電路的設(shè)計(jì)、波形產(chǎn)生帶你路的設(shè)計(jì)、測量電路的設(shè)計(jì)、電源電路及其他電路的設(shè)計(jì)等。。。。。。。
標(biāo)簽： 360 集成運(yùn)放 應(yīng)用電路
上傳時(shí)間： 2013-04-24
上傳用戶：gaoyining
介紹了現(xiàn)場總線集成的必要性和現(xiàn)場總線控制系統(tǒng)（FCS）集成技術(shù)的發(fā)展。結(jié)合實(shí)例說明了基于Profibus-DP 現(xiàn)場總線控制系統(tǒng)集成技術(shù)的設(shè)計(jì)和實(shí)現(xiàn)，并給出了基Profibus-DP 現(xiàn)場總線控制系統(tǒng)
標(biāo)簽： Profibus-DP 現(xiàn)場總線 控制系統(tǒng) 集成
上傳時(shí)間： 2013-05-19
上傳用戶：sztfjm
常見的集成運(yùn)放電路例子，了解運(yùn)算放大器設(shè)計(jì)的常規(guī)思路，拓寬視野。
上傳時(shí)間： 2013-07-28
上傳用戶：cursor
各種封裝的常用芯片和元器件的protel集成庫，方便項(xiàng)目開發(fā)
上傳時(shí)間： 2013-06-05
上傳用戶：tzl1975
傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實(shí)現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實(shí)現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對比分析了CPLD和FPGA的性能特點(diǎn)，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊，對每個(gè)模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個(gè)模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實(shí)際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實(shí)現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價(jià)格、簡單易操作的解決方案，這將帶來巨大的社會(huì)經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時(shí)間： 2013-05-30
上傳用戶：dtvboyy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
