成人疯狂猛交xxx,国产一区二区av,成人综合日日夜夜

雙開關(guān)(guān)

本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)

本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅(qū)動裝置, RS232 除了可以與PC聯(lián)絡(luò)外也可以與具有CPU的熱能驅(qū)動器做命令傳輸。在計(jì)畫中分析現(xiàn)有工業(yè)用加熱驅(qū)動裝置和溫度曲線的關(guān)係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測器線性轉(zhuǎn)換程式、I/O介面及通訊協(xié)定相關(guān)程式。在控制法則上，提出一個新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯的控制結(jié)果。

標(biāo)簽： Processor Digital Singal DSP

上傳時間： 2013-12-24

上傳用戶：zjf3110
說明JSP平臺、開發(fā)環(huán)境

說明JSP平臺、開發(fā)環(huán)境，以及相關(guān)組成元件，讓讀者完整了解它的來龍去脈、發(fā)展工具與該平臺/程式語言/執(zhí)行環(huán)境的特性

標(biāo)簽： JSP

上傳時間： 2014-06-15

上傳用戶：集美慧
N系列射頻同軸連接器

N系列射頻同軸連接器

標(biāo)簽： 射頻同軸連接器

上傳時間： 2013-06-29

上傳用戶：eeworm
PSLIB21

pb開發(fā)soket所需要的一個關(guān)鍵動態(tài)庫，我找了很久的，現(xiàn)在份享一下-pb socket dll

標(biāo)簽： PSLIB 21

上傳時間： 2013-04-24

上傳用戶：refent
用于FPGA的N+0.5分頻代碼

用于FPGA的N+0.5分頻代碼，可以用來進(jìn)行非整數(shù)分頻！

標(biāo)簽： FPGA 0.5 分頻代碼

上傳時間： 2013-08-06

上傳用戶：weixiao99
多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20

多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20

標(biāo)簽： 18b20 多路測溫顯示系統(tǒng)

上傳時間： 2013-08-21

上傳用戶：zhangchu0807
使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n

8051工作于11.0592MHZ,RAM擴(kuò)展為128KB的628128,FlashRom擴(kuò)展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(qū)(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(qū)(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內(nèi)建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

標(biāo)簽： 128 FlashRom 8051 KB

上傳時間： 2013-08-30

上傳用戶：cainaifa
自己現(xiàn)在用的CPLD下載線原理圖用74HC244芯片\r\n

自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式

標(biāo)簽： CPLD 244 74 HC

上傳時間： 2013-08-31

上傳用戶：dancnc
<快學(xué)易用Protel99se>\r\n

\r\n經(jīng)典的Protel99se入門教程，孫輝著北京郵電大學(xué)出版社出版

標(biāo)簽： Protel 99 se

上傳時間： 2013-09-11

上傳用戶：Yukiseop
Allegro SPB V15.2 版新增功能

15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁面勾選 Z-Axis delay欄.

標(biāo)簽： Allegro 15.2 SPB

上傳時間： 2013-10-08

上傳用戶：王慶才