多普勒計(jì)程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測(cè)速和計(jì)算航程的儀器，它是船用導(dǎo)航設(shè)備的重要組成之一。針對(duì)于多普勒計(jì)程儀的核心問題——頻率估計(jì)，本文提出了一種基于FPGA實(shí)現(xiàn)的多普勒測(cè)頻方案，它具有抗干擾能力強(qiáng)、運(yùn)算速度快等特點(diǎn)。本論文主要是圍繞系統(tǒng)的測(cè)頻方案的設(shè)計(jì)與實(shí)現(xiàn)展開的。 本文主要研究工作包括：設(shè)計(jì)和調(diào)試基于FPGA的多普勒測(cè)頻系統(tǒng)的硬件電路；通過對(duì)測(cè)頻算法的研究，采用VHDL語言設(shè)計(jì)和實(shí)現(xiàn)系統(tǒng)的測(cè)頻算法和其它接口控制程序，并通過軟件仿真，測(cè)試設(shè)計(jì)的正確性。 測(cè)頻系統(tǒng)的硬件電路設(shè)計(jì)是本論文工作的主要部分之一，也是基于FPGA的多普勒測(cè)頻系統(tǒng)的核心部分。整個(gè)系統(tǒng)以FPGA作為主處理器，完成系統(tǒng)中所有的數(shù)字信號(hào)處理和外圍接口控制，同時(shí)，基于FPGA豐富的片內(nèi)可編程邏輯資源和外部I/O資源，系統(tǒng)還擴(kuò)展了豐富的通信接口(UART、USB和以太網(wǎng)接口)和顯示電路(LCD和LED)，使系統(tǒng)便于與PC機(jī)進(jìn)行數(shù)據(jù)交換和控制。 系統(tǒng)的軟件實(shí)現(xiàn)是本文工作的另一重要部分。本文通過對(duì)測(cè)頻算法的研究，完成了基于VHDL實(shí)現(xiàn)的過零檢測(cè)法和FFT算法，同時(shí)也實(shí)現(xiàn)了對(duì)接收機(jī)信號(hào)的自動(dòng)增益控制、信號(hào)采集和與計(jì)算機(jī)的通信功能等。
標(biāo)簽： FPGA 多普勒 測(cè)頻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：121212121212
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
半導(dǎo)體中術(shù)語英文對(duì)應(yīng)漢語，對(duì)翻譯比較有用，如果看英文資料不知道可以查查。
上傳時(shí)間： 2013-04-24
上傳用戶：rishian
隨著我國信息化發(fā)展進(jìn)程加快，信息化覆蓋面擴(kuò)大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴(yán)重。同時(shí)，信息安全及其對(duì)經(jīng)濟(jì)發(fā)展、國家安全和社會(huì)穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關(guān)注。在和平年代，通過對(duì)信息載體進(jìn)行大規(guī)模的物理破壞，從而達(dá)到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標(biāo)對(duì)準(zhǔn)了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計(jì)算機(jī)數(shù)據(jù)成為信息安全中的最大隱患，同時(shí)也是破壞信息安全的一個(gè)突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對(duì)計(jì)算機(jī)數(shù)據(jù)的竊取，保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個(gè)符合ATA-6標(biāo)準(zhǔn)的接口，串接在主板IDE接口和硬盤之間。存儲(chǔ)在硬盤上的數(shù)據(jù)，是經(jīng)過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實(shí)現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點(diǎn)主要有以下幾個(gè)方面的內(nèi)容：FPGA及VHDL語言的研究，ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實(shí)現(xiàn)。論文對(duì)ATA協(xié)議做了細(xì)致的研究，分析了硬盤接口的工作機(jī)制以及主機(jī)與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點(diǎn)研究了用FPGA的編程功能來實(shí)現(xiàn)一個(gè)計(jì)算機(jī)硬件底層接口協(xié)議的方法，詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實(shí)現(xiàn)過程中應(yīng)注意的要點(diǎn)，最終用FPGA構(gòu)建了一個(gè)雙向IDE硬盤通道，實(shí)現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標(biāo)簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時(shí)間： 2013-08-02
上傳用戶：Ants
matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度
上傳時(shí)間： 2013-07-31
上傳用戶：萬有引力
protel99元件庫元件名稱及中英對(duì)照.doc
上傳時(shí)間： 2013-04-24
上傳用戶：gououo
書中以國家“3C”認(rèn)證為出發(fā)點(diǎn)，引出產(chǎn)品對(duì)電磁兼容的基本要求，給出相關(guān)產(chǎn)品所必須進(jìn)行的電磁兼容測(cè)試項(xiàng)目及所采用測(cè)試標(biāo)準(zhǔn)。本書無意成為現(xiàn)有標(biāo)準(zhǔn)的翻版，而希望成為讀者在學(xué)習(xí)、理解和掌握標(biāo)準(zhǔn)時(shí)的一種補(bǔ)充。為此，書中重點(diǎn)說明每種試驗(yàn)的目的、作者對(duì)標(biāo)準(zhǔn)的理解、試驗(yàn)中對(duì)試驗(yàn)儀器的要求、必須有的試驗(yàn)配置、正確的試驗(yàn)方法和對(duì)標(biāo)準(zhǔn)的點(diǎn)評(píng)等。考慮到國內(nèi)眾多企業(yè)在開展電磁兼容試驗(yàn)的同時(shí)，也在考慮試驗(yàn)場(chǎng)地的建設(shè)，為此本書也選編了部分這方面的內(nèi)容，說明了各種場(chǎng)地的特點(diǎn)、主要技術(shù)指標(biāo)及選用中的注意事項(xiàng)。
標(biāo)簽： 3C認(rèn)證 電磁兼容測(cè)試
上傳時(shí)間： 2013-07-09
上傳用戶：gmh1314
cortex在rvmdk中設(shè)置方式，及STM32在RVMDK中入門講解之開發(fā)環(huán)境的建立
上傳時(shí)間： 2013-06-10
上傳用戶：sh19831212
教你如何在Cadence Pspice中使用變壓器
上傳時(shí)間： 2013-05-23
上傳用戶：飛翔的胸毛
正交頻分復(fù)用（OFDM）是一種無線環(huán)境下的高速傳輸技術(shù)，它使用一系列低速子載波并行傳輸數(shù)據(jù)，具有抗多徑干擾的能力、能以很高的頻譜利用率實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)。數(shù)字音頻廣播（DAB）系統(tǒng)中采用OFDM調(diào)制技術(shù)。 本文首先概述了OF'DM的基本原理和實(shí)現(xiàn)方法，分析了DAB中不同模式下OFDM調(diào)制的參數(shù)和特點(diǎn)。實(shí)現(xiàn)OFDM的核心技術(shù)是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎(chǔ)上選擇了最適合FPGA實(shí)現(xiàn)的，滿足DAB系統(tǒng)中OFDM調(diào)制要求的FFT算法，即將2048點(diǎn)FFT分解為基-4和基-2混合基算法。 本文研究重點(diǎn)是使用FPGA實(shí)現(xiàn)2048點(diǎn)復(fù)數(shù)FFT處理器。2048點(diǎn)FFT由五級(jí)基-4運(yùn)算和一級(jí)基-2運(yùn)算組成。針對(duì)這一算法以及FPGA特點(diǎn)，進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測(cè)試。一個(gè)基-4和基-2復(fù)用的蝶形運(yùn)算模塊是整個(gè)FFT處理器的核心部分。此外系統(tǒng)還包括：系統(tǒng)控制模塊，地址產(chǎn)生模塊，RAM和ROM。本文特別針對(duì)2048點(diǎn)按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉(zhuǎn)因子地址生成的方法。 仿真和驗(yàn)證表明，運(yùn)算的結(jié)果可以達(dá)到一定的精度要求，運(yùn)算速度滿足系統(tǒng)要求，說明該OFDM調(diào)制器的設(shè)計(jì)是可行的，可以應(yīng)用于DAB系統(tǒng)中
標(biāo)簽： OFDM 數(shù)字音頻廣播 調(diào)制
上傳時(shí)間： 2013-06-05
上傳用戶：star_in_rain
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
