STM32神舟III號(hào)開發(fā)板從零開始建立一個(gè)模板工程
上傳時(shí)間： 2014-11-27
上傳用戶：從此走出陰霾
STM32 金典入門教程，零死角玩轉(zhuǎn)stm32-中級(jí)篇。
上傳時(shí)間： 2013-11-25
上傳用戶：王者A
結(jié)合聲表面波（SAW）標(biāo)簽的物理特性以及零中頻的靈活性，設(shè)計(jì)了一種雙通道的聲表面波射頻識(shí)別系統(tǒng)。詳細(xì)介紹了系統(tǒng)硬件結(jié)構(gòu)，同時(shí)給出了零中頻結(jié)構(gòu)中直流偏置、本振泄漏、偶次失真和閃爍噪聲等問題的解決方案。測(cè)試結(jié)果表明，該系統(tǒng)不僅成本較低，而且與同類產(chǎn)品相比具有更高的性價(jià)比。
標(biāo)簽： 零中頻 聲表面波 射頻識(shí)別 收發(fā)機(jī)
上傳時(shí)間： 2013-12-18
上傳用戶：司令部正軍級(jí)
第1章 集成運(yùn)放應(yīng)用電路設(shè)計(jì)須知 1.1 集成運(yùn)放簡(jiǎn)介 1.1.1 集成運(yùn)放的內(nèi)部框圖、分類和圖形符號(hào) 1.1.2 集成運(yùn)放的引腳功能、封裝及命名方法 1.1.3 集成運(yùn)放的參數(shù) 1.2 理想運(yùn)算放大器 1.2.1 運(yùn)放的理想?yún)?shù)及理想運(yùn)放的電路模型 1.2.2 簡(jiǎn)化設(shè)計(jì)的基本準(zhǔn)則 1.3 選擇電阻器須知 1.3.1 電阻器系列及溫度系數(shù) 1.3.2 常用電阻器的結(jié)構(gòu)與特點(diǎn)及參數(shù) 1.4 選用電容器須知 1.4.1 電容器容量系列、損耗及絕緣電阻 1.4.2 常用電容器的類型、特點(diǎn)及規(guī)格 1.5 集成運(yùn)放的電源 1.5.1 集成運(yùn)放電源的選擇 1.5.2 各類電源系列 1.5.3 集成運(yùn)放電源使用注意事項(xiàng) 第2章 集成運(yùn)放調(diào)零、相位補(bǔ)償與保護(hù)電路的設(shè)計(jì) 2.1 偏置電流補(bǔ)償電路及調(diào)零電路的設(shè)計(jì) 2.1.1 偏置電流補(bǔ)償電路的設(shè)計(jì) 2.1.2 調(diào)零電路的設(shè)計(jì)
標(biāo)簽： 360 集成運(yùn)放 應(yīng)用電路
上傳時(shí)間： 2013-10-09
上傳用戶：wanqunsheng
匯編零起點(diǎn)教學(xué)
上傳時(shí)間： 2013-10-18
上傳用戶：kernor
在ModelSimSE中添加ALTERA仿真庫的詳細(xì)步驟，跟我從零開始學(xué)習(xí)FPGA。
上傳時(shí)間： 2013-10-19
上傳用戶：hbsunhui
PADS_LOGIC_從零開始學(xué)習(xí),你也可以快速成為高手！！！
標(biāo)簽： PADS_LOGIC 零
上傳時(shí)間： 2013-10-12
上傳用戶：honyeal
目前通信領(lǐng)域正處于急速發(fā)展階段，由于新的需 求層出不窮，促使新的業(yè)務(wù)不斷產(chǎn)生，因而導(dǎo)致頻率資源越來越緊張。在有限的帶寬里要傳輸大量的多媒體數(shù)據(jù)，提高頻譜利用率成為當(dāng)前至關(guān)重要的課題，否則將 很難容納如此眾多的業(yè)務(wù)。正交幅度調(diào)制(QAM)由于具有很高的頻譜利用率被DVB-C等標(biāo)準(zhǔn)選做主要的調(diào)制技術(shù)。與多進(jìn)制PSK(MPSK)調(diào)制不 同，OAM調(diào)制采取幅度與相位相結(jié)合的方式，因而可以更充分地利用信號(hào)平面，從而在具有高頻譜利用效率的同時(shí)可以獲得比MPSK更低的誤碼率。 但仔細(xì)分析可以發(fā)現(xiàn)QAM調(diào)制仍存在著頻繁的相位跳變，相位跳變會(huì)產(chǎn)生較大的諧波分量，因此如果能夠在保證QAM調(diào)制所需的相位區(qū)分度的前提下，盡量減少 或消除這種相位跳變，就可以大大抑制諧波分量，從而進(jìn)一步提高頻譜利用率，同時(shí)又不影響QAM的解調(diào)性能。文獻(xiàn)中提出了針對(duì)QPSK調(diào)制的相位連續(xù)化方 法，本文借鑒該方法，提出連續(xù)相位QAM調(diào)制技術(shù)，并針對(duì)QAM調(diào)制的特點(diǎn)在電路設(shè)計(jì)時(shí)作了改進(jìn)。
標(biāo)簽： FPGA QAM 相位 調(diào)制技術(shù)
上傳時(shí)間： 2013-10-17
上傳用戶：lalaruby
數(shù)字相位測(cè)量?jī)x
標(biāo)簽： 低頻 儀的設(shè)計(jì) 數(shù)字式 相位測(cè)量
上傳時(shí)間： 2015-01-03
上傳用戶：zmy123
該文介紹了一種電離層垂測(cè)儀的設(shè)計(jì)方法，分析了發(fā)射信號(hào)的選擇要求，給出了實(shí)際電路模塊。系統(tǒng)利用FPGA的 IP核DDS產(chǎn)生正弦載波信號(hào)，經(jīng)巴克碼調(diào)相后，通過DAC和功放產(chǎn)生發(fā)射信號(hào)；接收機(jī)采用射頻開關(guān)和直接ADC采樣技術(shù)采集回波信號(hào)，避免了模擬正交解調(diào)時(shí)相位不平衡產(chǎn)生的問題。通過外場(chǎng)實(shí)驗(yàn)驗(yàn)證，表明該設(shè)計(jì)是切實(shí)可行，具有較好的實(shí)用價(jià)值。
標(biāo)簽： 相位編碼 電離層 垂測(cè)儀 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-26
上傳用戶：tdyoung
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
