matlab中實現雷達信號處理，雷達仿真中會用到的
標簽： matlab 雷達信號處理
上傳時間： 2013-04-24
上傳用戶：330402686
雷達截獲接收機、反輻射導彈等電子設備的使用對軍用雷達的生存構成了嚴重威脅。因此，雷達必須避免被敵方電子設備截獲和干擾。這種形式下噪聲雷達應運而生，其中一種很成熟的便是噪聲調頻雷達。上世紀八十年代，我們課題組成功研制了噪聲調頻雷達原理樣機。雖然該雷達具有十分優異的LPI性能，但是限于當時的電子技術水平，該雷達采用模擬器件實現，使得雷達的體積較大、工作穩定性受外界環境影響大，在小型化、高精度的應用領域受到諸多限制。FPGA是上世紀八十年代發展起來的數字技術，具有體積小、精度高、穩定性好和速度快等特點。 本文在噪聲雷達課題組研究的基礎上，設計實現噪聲調頻雷達信號處理系統。內容安排如下：第一章介紹噪聲雷達的研究背景和發展前景；第二章介紹噪聲調頻雷達的原理，證明混頻器輸出信號各態歷經性；第三章介紹FPGA開發軟硬件環境；第四章詳細闡述基于FPGA技術的噪聲調頻雷達信號處理系統設計和系統中關鍵模塊的設計實現；第五章對設計的FPGA信號處理系統進行仿真和驗證。最后，第六章對全文進行總結，指出了設計中的不足和須改進的地方。
標簽： FPGA 噪聲調頻 雷達信號
上傳時間： 2013-05-21
上傳用戶：天涯
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列(FPGA)在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對雷達信號處理的設計與實現，本文在以下兩個方面展開研究： 一方面以線性調頻信號(LFM)為例，分別對幾種基本的雷達信號處理，如正交相干檢波、脈沖壓縮、動目標顯示(MTI)/動目標檢測(MTD)和恒虛警(CFAR)詳細地闡述了其原理，在此基礎上給出了其經常采用的實現方法，并在MATLAB環境中對各個環節進行了參數化仿真，詳盡地給出了各環節的仿真波形圖。針對仿真結果，直觀形象地說明了不同實現方法的優劣。 另一方面結合MATLAB仿真結果，給出利用FPGA實現雷達信號處理的方案。在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的IP核的調用，并與VHDL語言相結合，完成雷達信號處理的FPGA實現。
標簽： FPGA 雷達信號 處理系統
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列（FPGA）在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對脈壓雷達信號處理的FPGA實現，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經常采用的實現方法，對各種方法進行了比較研究；并針對線性調頻信號在MATLAB環境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的免費IP核的調用，并與VHDL語言相結合，進行雷達信號處理的FPGA實現。
標簽： FPGA 雷達信號處理 系統設計
上傳時間： 2013-06-24
上傳用戶：lingzhichao
隨著信息技術的飛速發展，人們對數據采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數據采集，處理設備便攜化、網絡化和智能化，并具有友好的人機界面。傳統的8/16位單片機因資源極度受限，難以滿足上述要求；而傳統的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。 嵌入式系統是一個快速發展的領域，嵌入式系統的研究內容涉及到計算機學科的各個方面。將嵌入式系統引入雷達信號處理系統，能極大的提高系統的實時性和靈活性。本文的研究正是基于ARM的雷達信號處理系統。 本文在對線性調頻連續波雷達測速測距研究的基礎上，討論了一種軟硬件配置靈活、結構精簡的雷達信號處理系統，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴展了UART、LCD、網口、IDE、觸摸屏、PS/2和USB等外圍接口，可實現對線性調頻連續波雷達回波信號進行數據采集、脈沖壓縮、恒虛警檢測、航跡相關，航跡顯示等處理，相關數據的存儲。在軟件設計方面，完成Bootloader，Linux2.4操作系統在系統上的移植，在此基礎上對實現了對網口、IDE、LCD等模塊的驅動程序編寫，并在MiniGUI上進行基于顯示終端需求的圖形用戶界面開發。
標簽： ARM 雷達信號 處理系統
上傳用戶：Shoen
本文首先介紹了利用FPGA設計數字電路系統的流程和雷達數字信號處理的主要內容?！ ≡诘诙轮兄饕U述了FIR數字濾波器的窗函數設計方法，并應用FIR濾波器設計數字動目標顯示和數字動目標檢測系統；脈沖壓縮處理是現代雷達信號處理的一個重要組成部分，線性調頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數據解壓的FPGA芯片。論文設計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設計設計SD轉換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結合的設計方法，經過仿真并最終實現了硬件設計。 設計結果表明電路性能可靠，SD轉換的精度較高，完全滿足設計的要求。
標簽： FPGA 雷達信號處理 中的設計
上傳時間： 2013-06-26
上傳用戶：華華123
在雷達信號偵察中運用寬帶數字接收技術是電子偵察的一個重要發展方向。數字信號處理由于其精度高、靈活性強、以及易于集成等特點而應用廣泛。電子系統數字化的最大障礙是寬帶高速A/D變換器的高速數據流與通用DSP處理能力的不匹配。而FPGA的廣泛應用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術，設計了具備高速信號處理能力的寬帶數字接收機平臺，并提出了數字接收機實現的可行性方法，以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現對雷達信號并行地實時檢測和參數估計。所做工作主要分為兩大部分： 1、適合于FPGA硬件實現的算法的確定及仿真：對A/D采樣信號采用自相關累加算法進行信號檢測，利用信號的相關性和噪聲的獨立性提高信噪比，通過給出檢測門限來估計信號的起止點。對于常規信號的頻率估計，采用Rife算法。通過Matlab仿真，表明上述算法在運算量和精度方面均有良好性能，適合用作FPGA硬件實現。 2、算法的FPGA硬件實現：針對原算法中極大消耗運算量的相關運算，考慮到FPGA并行處理的特點，將原算法修改為并行相關算法，并加入流水線，這樣處理極大地提高了系統的數據吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發平臺完成設計，系統測試結果表明，本設計能正常工作，滿足系統設計要求。 文章的最后，結合系統設計給出幾種VHDL優化方法，主要圍繞系統的速度、結構和面積等問題展開討論。
標簽： FPGA 雷達信號 數字接收機
上傳時間： 2013-06-25
上傳用戶：songnanhua
在VTS(Vessel Tramc Services船舶交管系統)系統中，雷達信號的處理器的能力己成為制約雷達目標錄取、跟蹤處理能力和可靠性以及整個VTS系統工作的主要因素。隨著區域性VTS的建立，要求將雷達信號以最高的質量和最低的代價遠距離傳輸，而達到這一要求的關鍵技術環節一雷達信息的壓縮處理也將受到雷達信號預處理系統的影響。 因此，研究更有效的VTS雷達信號預處理系統是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎上，面向實際應用的需求，主要研究VTS雷達信號預處理算法的設計方法和實現手段，設計完成了一個數字化的雷達原始信號實時采集與處理系統。 本設計主要包括雷達信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結構上，本設計采用FPGA完成信號的采集、CFAR處理和雷達信號檢測器的設計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現，大大減輕了DSP芯片的工作壓力，也減小了系統的體積。 在算法研究中，設計中重點討論了雜波的抑制方法和目標的檢測方法。本文在研究了大量現有的雷達信號雜波抑制及信號檢測的算法的基礎上，比較了各種算法的優劣，最終選擇了一種適合本次設計要求的CFAR算法和雙極點濾波雷達信號檢測器在FPGA中實現。 論文中對設計中所采用的方法給出了理論分析、試驗仿真結果和試驗實際調試結果。通過本文所述的設計和實驗，本文設計的雷達信號預處理系統對雷達視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達雜波中的尖峰成分，使信噪比得到較大改善。
標簽： 雷達信號 法的研究 預處理
上傳用戶：pei5
在船舶交管系統中，雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內完成。雜波處理如恒虛警處理本身比較復雜，這類處理過程又要求快速，圖像顯示系統要求及時的把接收到的雷達方位數據從極坐標轉換成直角坐標。在軟件上實現這些算法雖然精度可以達到，但是實時性問題不能滿足。因此這類問題多采用高速專用數字設備來實現。FPGA在數字信號處理領域有非常廣闊的應用前景，以其優良的性能在數字信號處理中發揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現一些函數和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現雷達信號處理和圖像顯示的算法研究，用硬件來實現正弦、余弦、正切、乘法、除法、指數和對數等基本函數和運算，把他們設計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調用，這樣在算法研究中可以節約大量的時間，在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示，本次課題設計主要做了如下工作： 1．對CORDIC算法進行分析和研究，以及它在雷達信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結果進行精度和速度分析。 4．對雷達信號處理和圖像顯示的相關算法進行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應用。 最終在實踐環節，成功利用CORDIC算法，在FPGA上實現可重用的IP core，這些IP core能夠以很高的精度實現一些基本函數和運算，在雷達信號處理與圖像顯示中起到很大的作用。
標簽： FPGA 雷達信號處理 圖像顯示
上傳時間： 2013-07-16
上傳用戶：steele
隨著信號處理技術的進步和電子技術的發展，雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發展，現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現，為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現兩方面，對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術，大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法，并將該算法在FPGA中進行了硬件實現，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案，并將其在FPGA芯片中進行了硬件實現，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案，通過改變FIFO長度改變自相關運算點數，實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現過程，并對設計進行了聯合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機，并在微波暗室中進行了測試。
上傳時間： 2013-06-13
上傳用戶：Divine
蟲蟲下載站版權所有 京ICP備2021023401號-1
