DVB-S(Digital Video Broadcasting bv Satellite)調(diào)制器是符合DVB-S協(xié)議的數(shù)字電視前端設(shè)備之一,也滿足我國數(shù)字電視衛(wèi)星廣播標準,該設(shè)備可以廣泛應(yīng)用于數(shù)字電視衛(wèi)星業(yè)務(wù)和相關(guān)數(shù)字電視業(yè)務(wù)。本文主要闡述了基于FPGA實現(xiàn)DVB-S調(diào)制器的信道編碼和調(diào)制,按功能對DVB-S信道編碼過程進行模塊分解、模塊接口定義,針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現(xiàn);DVB-S調(diào)制器的核心是信道編碼和調(diào)制部分,利用FPGA在數(shù)字信號處理方面的優(yōu)勢,本文重點對其中的幾個關(guān)鍵模塊,包括RS編碼、卷積交織器和卷積穿孔編碼等的實現(xiàn)算法進行了比較詳細的分析,并通過HDL描述和時序仿真來驗證算法正確性;對FPGA各模塊的資源進行了估計、利用Altera公司的Cyclone器件的內(nèi)部鎖相環(huán)實現(xiàn)ASI信號的接收;最后對整機進行了測試,測試結(jié)果表明,本文設(shè)計的DVB-S調(diào)制器技術(shù)指標滿足設(shè)計要求。