女生裸体视频一区二区三区,欧美午夜网站,欧美精品99

電動(dòng)小車(chē)

單片機(jī)最小系統(tǒng)電路

單片機(jī)最小系統(tǒng)電路

標(biāo)簽： 單片機(jī) 最小系統(tǒng) 電路

上傳時(shí)間： 2013-11-08

上傳用戶(hù)：zhf01y
8086CPU設(shè)計(jì)微機(jī)最小系統(tǒng).ppt

8086CPU設(shè)計(jì)微機(jī)最小系統(tǒng).ppt

標(biāo)簽： 8086 CPU 微機(jī)

上傳時(shí)間： 2013-12-21

上傳用戶(hù)：ve3344
2812最小系統(tǒng)版

2812的最小系統(tǒng)PCB版

標(biāo)簽： 2812 最小系統(tǒng)

上傳時(shí)間： 2013-10-22

上傳用戶(hù)：JIEWENYU
2407最小系統(tǒng)PCB圖

DSP 2407 的最小系統(tǒng)板原理圖（PCB），可以直接拿來(lái)自己做一個(gè)，不用買(mǎi)開(kāi)發(fā)板，設(shè)計(jì)時(shí)加個(gè)外圍擴(kuò)展RAM

標(biāo)簽： 2407 PCB 最小系統(tǒng)

上傳時(shí)間： 2013-10-19

上傳用戶(hù)：zhangyi99104144
DSP TMS320LF2407最小系統(tǒng)的研究

本文設(shè)計(jì)的DSP最小系統(tǒng)可用于本科生參加電子設(shè)計(jì)大賽，也可對(duì)研究生的基本技能訓(xùn)練起到較好的作用，為以后完成畢業(yè)論文提供DSP相關(guān)的理論。硬件是由TI公司專(zhuān)門(mén)為電力電子和電機(jī)控制而開(kāi)發(fā)的16為定點(diǎn)數(shù)字信號(hào)處理芯片TMS320LF2407為核心，輔以相應(yīng)的電源、時(shí)鐘、復(fù)位、和JTAG接口電路，構(gòu)成了一個(gè)DSP最小系統(tǒng)。完成BSP最小系統(tǒng)的實(shí)物制作及軟件調(diào)試，通過(guò)相關(guān)實(shí)驗(yàn)證明系統(tǒng)運(yùn)作穩(wěn)定可靠。

標(biāo)簽： 2407 DSP 320 TMS

上傳時(shí)間： 2013-11-08

上傳用戶(hù)：hzakao
在小尺寸DSP上實(shí)現(xiàn)2D條形碼解碼

在小尺寸DSP上實(shí)現(xiàn)2D條形碼解碼

標(biāo)簽： DSP 尺寸條形碼解碼

上傳時(shí)間： 2014-01-11

上傳用戶(hù)：assef
寫(xiě)給小白們的FPGA入門(mén)設(shè)計(jì)實(shí)驗(yàn)

　　寫(xiě)給小白們的FPGA入門(mén)設(shè)計(jì)實(shí)驗(yàn)：　　1. 寫(xiě)在前面的話 2 　　2. Lab 1 ： LCD1602 字符顯示設(shè)計(jì) 3 　　2.1. 摘要　　2.2. 內(nèi)容　　2.3. 程序　　2.4. 結(jié)果（問(wèn)題，解決，體會(huì)）　　3. Lab 2 ： 4 位減法、加法器設(shè)計(jì) 　　3.1. 摘要　　3.2. 內(nèi)容　　3.3. 程序　　3.4. 結(jié)果（問(wèn)題，解決，體會(huì)）　　4. Lab 3 ：三位二進(jìn)制乘法器設(shè)計(jì) 　　4.1. 摘要　　4.2. 內(nèi)容　　4.3. 程序　　4.4. 結(jié)果（問(wèn)題，解決，體會(huì)）　　5. Lab 4 ：序列檢測(cè)器設(shè)計(jì) 　　6. Lab 5 ：變模計(jì)數(shù)器設(shè)計(jì) 　　

標(biāo)簽： FPGA 設(shè)計(jì)實(shí)驗(yàn)

上傳時(shí)間： 2013-11-05

上傳用戶(hù)：silenthink
CPLD最小系統(tǒng)原理圖

CPLD最小系統(tǒng)設(shè)計(jì)

標(biāo)簽： CPLD 最小系統(tǒng) 原理圖

上傳時(shí)間： 2013-12-22

上傳用戶(hù)：lifangyuan12
NIOS圖片教程1---建立一個(gè)最小系統(tǒng)

NIOS教程1---建立一個(gè)最小系統(tǒng)

標(biāo)簽： NIOS 教程最小系統(tǒng)

上傳時(shí)間： 2013-11-07

上傳用戶(hù)：bioequ
多級(jí)小波逆變換實(shí)時(shí)系統(tǒng)方案

提出了一種基于FPGA的多級(jí)小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求,并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。

標(biāo)簽： 多級(jí) 小波逆變換實(shí)時(shí)系統(tǒng) 方案

上傳時(shí)間： 2014-12-28

上傳用戶(hù)：Zero_Zero