l、設(shè)計(jì)用于競(jìng)賽的四人搶答器，功能如下： (1) 有多路搶答器，臺(tái)數(shù)為四； (2) 具有搶答開(kāi)始后20秒倒計(jì)時(shí)，20秒倒計(jì)時(shí)后無(wú)人搶答顯示超時(shí)，并報(bào)警； (3) 能顯示超前搶答臺(tái)號(hào)并顯示犯規(guī)警報(bào)； (4) 能顯示各路得分，并具有加、減分功能； 2、系統(tǒng)復(fù)位后進(jìn)入搶答狀態(tài)，當(dāng)有一路搶答鍵按下時(shí)，該路搶答信號(hào)將其余各路搶答封鎖，同時(shí)鈴聲響，直至該路按鍵松開(kāi)，顯示牌顯示該路搶答臺(tái)號(hào)。 3、用VHDL語(yǔ)言設(shè)計(jì)符合上述功能要求的四人搶答器，并用層次設(shè)計(jì)方法設(shè)計(jì)該電路
上傳時(shí)間： 2014-11-17
上傳用戶：ynwbosss
本例展示了如何利用外設(shè)TIM2來(lái)產(chǎn)生四路頻率不同的信號(hào)。 TIM2時(shí)鐘設(shè)置為36MHz，預(yù)分頻設(shè)置為2，使用輸出比較-翻轉(zhuǎn)模式（Output Compare Toggle Mode）。 TIM2計(jì)數(shù)器時(shí)鐘可表達(dá)為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 設(shè)置TIM2_CCR1寄存器值為32768，則CC1更新頻率為TIM2計(jì)數(shù)器時(shí)鐘頻率除以CCR1寄存器值，為366.2 Hz。因此，TIM2通道1可產(chǎn)生一個(gè)頻率為183.1 Hz的周期信號(hào)。 同理，根據(jù)寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可產(chǎn)生一個(gè)頻率為366.3 Hz的周期信號(hào)；TIM2通道3可產(chǎn)生一個(gè)頻率為732.4 Hz的周期信號(hào)；TIM2通道4可產(chǎn)生一個(gè)頻率為1464.8 Hz的周期信號(hào)。 可以通過(guò)示波器觀察各路輸出
上傳時(shí)間： 2014-01-22
上傳用戶：plsee
用verilog編寫的搶答器程序。由硬件思維編寫，由一個(gè)多路開(kāi)關(guān)和一個(gè)觸發(fā)器構(gòu)成，比起c，簡(jiǎn)單并且穩(wěn)定。
上傳時(shí)間： 2014-11-12
上傳用戶：frank1234
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，通過(guò)外接EEPROM來(lái)進(jìn)行供電時(shí)的重列舉。程式包括USB韌體端的程式以及電腦端的程式。 安裝：把來(lái)源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2017-02-10
上傳用戶：waitingfy
在通訊系統(tǒng)中常見(jiàn)到的cordic，是個(gè)用很少複雜度就能實(shí)現(xiàn)三角函數(shù)的電路，檔案中有C語(yǔ)言的CORDIC程式
上傳時(shí)間： 2017-03-07
上傳用戶：lepoke
本文提出了加快發(fā)展之路 從理論設(shè)計(jì),通過(guò)Matlab / Simulink環(huán)境 在定點(diǎn)算法對(duì)其行為模擬的 在FPGA或定制實(shí)現(xiàn)硅片。這個(gè)了 實(shí)現(xiàn)了netlist移植的Simulink系統(tǒng) 描述成的硬件描述語(yǔ)言[VHDL]。在這個(gè)例子中,這個(gè) Simulink-to-VHDL轉(zhuǎn)換器被設(shè)計(jì)來(lái)使用 代碼來(lái)描述結(jié)構(gòu)VHDL系統(tǒng)互連, 允許簡(jiǎn)單的行為說(shuō)明基本模塊。 結(jié)果VHDL bit-true交付后代碼 比較定點(diǎn)Simulink仿真模型等效 模擬。
標(biāo)簽： Simulink netlist Matlab FPGA
上傳時(shí)間： 2017-03-09
上傳用戶：duoshen1989
avr相關(guān)知識(shí),該單元包括數(shù)據(jù)與地址移位寄存器TWDR， START/STOP 控制器和總線仲裁判定硬件電 路。TWDR 寄存器用于存放發(fā)送或接收的數(shù)據(jù)或地址。
標(biāo)簽： TWDR avr 相關(guān)知識(shí) 數(shù)據(jù)
上傳時(shí)間： 2017-03-17
上傳用戶：cainaifa
TLC0834是TI公司生產(chǎn)的八位逐次逼近模數(shù)轉(zhuǎn)換器，具有輸入可配置的多通道多路器和串行輸入方式。文中以AT89C51 CPU為核心，采用LTC0834八位串行A/D轉(zhuǎn)換器設(shè)計(jì)了一個(gè)可將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的電路。
上傳時(shí)間： 2013-12-19
上傳用戶：ardager
有一個(gè)主持人控制開(kāi)關(guān)和6路搶答按扭，當(dāng)主持人允許搶答時(shí)才能進(jìn)行搶答操作，并用一個(gè)數(shù)碼管顯示搶答選手的號(hào)碼，同時(shí)其他選手不能再搶答。電路上要加個(gè)蜂鳴器的電路，當(dāng)有選手搶答時(shí)蜂鳴器響一下。要有倒計(jì)時(shí)功能，開(kāi)始搶答時(shí)開(kāi)始倒20秒計(jì)時(shí)，用兩個(gè)數(shù)碼管顯示，當(dāng)有人搶答時(shí)停止倒計(jì)時(shí)。
標(biāo)簽： 控制開(kāi)關(guān) 搶答
上傳時(shí)間： 2017-03-24
上傳用戶：lvzhr
AVR AT32與TIADS8320AD轉(zhuǎn)換器的接口程序，通過(guò)CD4051擴(kuò)展成多路AD
上傳時(shí)間： 2017-04-09
上傳用戶：agent
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
