可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
msp430 開發(fā)板電路圖參考個人覺得還可以額
上傳時間： 2013-04-24
上傳用戶：wkchong
Mega128+Epm240(或570)開發(fā)板，原理圖+PCB公開
上傳時間： 2013-07-18
上傳用戶：ljthhhhhh123
正交頻分復(fù)用(OFDM，Orthogonal Frequency Division Multiplexing)技術(shù)作為一種可以有效對抗信號波形間干擾的高速傳輸技術(shù)，引起了廣泛關(guān)注。它利用許多并行的、傳輸?shù)退俾蕯?shù)據(jù)的子載波來實現(xiàn)高速率的通信。它的特點是各子載波相互正交，所以擴頻調(diào)制后的頻譜可以相互重疊，不但減小了子載波問的相互干擾，還大大提高了頻譜利用率。由于OFDM的高頻譜利用率、易于硬件實現(xiàn)、對抗頻率選擇性衰落和窄帶干擾的能力突出等優(yōu)點，它成為第四代移動通信的首選技術(shù)，是當(dāng)前移動通信技術(shù)研究的熱點問題。 本文概括的介紹了OFDM系統(tǒng)的基本概念、基本工作原理和關(guān)鍵技術(shù)，重點討論了如何在FPGA上實現(xiàn)OFDM低中頻收發(fā)信機。基于這些理論知識，確定了OFDM低中頻收發(fā)信機系統(tǒng)實現(xiàn)方案，并選擇ALTERA公司的Cyclone
標(biāo)簽： FPGA OFDM 全數(shù)字 收發(fā)信機
上傳時間： 2013-06-29
上傳用戶：水瓶kmoon5
Protel99四層板入門與提高，高手不必看了。
上傳時間： 2013-04-24
上傳用戶：葉山豪
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時也加大了自行對其進行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間： 2013-06-07
上傳用戶：2525775
EWB經(jīng)典實用列子，基于單片機的經(jīng)典應(yīng)用。
標(biāo)簽： EWB
上傳時間： 2013-06-22
上傳用戶：wsm555
DSP開發(fā)板全套原理圖.rar TI的C6201EVM的原理圖 開發(fā)板是基于TMS320F2812的學(xué)習(xí)開發(fā)平臺
上傳時間： 2013-07-28
上傳用戶：athjac
ALTERA公司開發(fā)板EP3C25的原理圖，
上傳時間： 2013-04-24
上傳用戶：pinksun9
是基于51單片機的開發(fā)板的PCB圖，值得你我共同研究。
標(biāo)簽： PCB 單片機開發(fā)板
上傳時間： 2013-07-07
上傳用戶：er1219
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
