MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過(guò)程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過(guò)程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過(guò)程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
·摘要： 對(duì)10kV單元串聯(lián)式高壓變頻器的主電路拓?fù)浣Y(jié)構(gòu)及功率單元電路進(jìn)行了研究,分析了控制電路構(gòu)成原理.重點(diǎn)對(duì)模擬量控制電路進(jìn)行了設(shè)計(jì)及仿真,其功能是對(duì)高壓變頻器系統(tǒng)內(nèi)各類模擬信號(hào)進(jìn)行運(yùn)算處理,以滿足DSP的ADC部分的物理和邏輯要求.設(shè)計(jì)電路用于實(shí)際的10 kV單元串聯(lián)式高壓變頻器,取得了良好的效果,并給出了模擬量控制電路的功能實(shí)現(xiàn).
上傳時(shí)間： 2013-04-24
上傳用戶：dbs012280
對(duì)於輸出電壓處?kù)遁斎腚妷汗?fàn)圍之內(nèi) (這在鋰離子電池供電型應(yīng)用中是一種很常見的情形) 的 DC/DC 轉(zhuǎn)換器設(shè)計(jì)，可供采用的傳統(tǒng)解決方案雖有不少，但迄今為止都不能令人非常滿意
上傳時(shí)間： 2013-11-19
上傳用戶：urgdil
用C51編寫的源程序清單（由實(shí)驗(yàn)板運(yùn)行通過(guò)）包含器件配置文件.鬧時(shí)啟/停子函數(shù).走時(shí)函數(shù).定時(shí)器T0 5mS初始化.掃描按鍵子函數(shù).延時(shí)子函數(shù)等整個(gè)工程源代碼
上傳時(shí)間： 2013-12-11
上傳用戶：x4587
影像中角落的偵測(cè)-主要是機(jī)器視覺當(dāng)中很重要的一環(huán) 因?yàn)榻锹涞母淖兓蚴亲兓梢詡蓽y(cè)出來(lái)當(dāng)做影像變化的特徵
標(biāo)簽：
上傳時(shí)間： 2013-12-29
上傳用戶：kernaling
第3章－μCOS-II基礎(chǔ)實(shí)驗(yàn) 3.2－GPIO實(shí)驗(yàn) 3.3－時(shí)器實(shí)驗(yàn) 3.4－PWM實(shí)驗(yàn) 3.5－RTC實(shí)驗(yàn) 3.6－信號(hào)量使用
標(biāo)簽： COS-II 實(shí)驗(yàn) GPIO 3.2
上傳時(shí)間： 2013-12-27
上傳用戶：Breathe0125
簡(jiǎn)單的串列埠自我測(cè)試持式 測(cè)試硬體電路是否正確
標(biāo)簽： 正
上傳時(shí)間： 2015-04-25
上傳用戶：FreeSky
本程序用C語(yǔ)言實(shí)現(xiàn)了集成神經(jīng)網(wǎng)絡(luò)解決廣義異或問題。用神經(jīng)網(wǎng)絡(luò)集成方法做成表決網(wǎng),可克服初始權(quán)值的影響,對(duì)神經(jīng)網(wǎng)絡(luò)分類器來(lái)說(shuō):假設(shè)有N個(gè)獨(dú)立的子網(wǎng),采用絕對(duì)多數(shù)投票法,再假設(shè)每個(gè)子網(wǎng)以1-p的概率給出正確結(jié)果,且網(wǎng)絡(luò)之間的錯(cuò)誤不相關(guān),則表決系統(tǒng)發(fā)生錯(cuò)誤的概率為 Perr = ( ) pk(1-p)N-k 當(dāng)p<1/2時(shí) Perr 隨N增大而單調(diào)遞減. 在工程化設(shè)計(jì)中,先設(shè)計(jì)并訓(xùn)練數(shù)目較多的子網(wǎng),然后從中選取少量最佳子網(wǎng)形成表決系統(tǒng),可以達(dá)到任意高的泛化能力。
標(biāo)簽： 神經(jīng)網(wǎng)絡(luò) 子網(wǎng) 程序 C語(yǔ)言
上傳時(shí)間： 2015-05-03
上傳用戶：kiklkook
小數(shù)據(jù)量法求混沌吸引子最大Lyapunov指數(shù)的Matlab程序，參考文獻(xiàn)：張家樹.混沌時(shí)間序列的Volterra自適應(yīng)預(yù)測(cè).物理學(xué)報(bào).2000.03
標(biāo)簽： Lyapunov Matlab 數(shù)據(jù) 混沌吸引子
上傳時(shí)間： 2015-05-09
上傳用戶：wsf950131
這是一篇介紹藍(lán)芽收發(fā)器IC測(cè)試的相關(guān)文章,蠻有用的文章
標(biāo)簽：
上傳時(shí)間： 2013-12-14
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
