在文件夾YL2440_CPLD中有做好的CPLD工程,請(qǐng)用Xilinx ISE 6.2打開.
標(biāo)簽： CPLD 2440 YL 工程
上傳時(shí)間： 2013-08-26
上傳用戶：cainaifa
基于FPGA的乒乓球游戲硬件電路的設(shè)計(jì)與實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功
標(biāo)簽： FPGA 硬件電路
上傳時(shí)間： 2013-08-30
上傳用戶：牧羊人8920
基于FPGA的樂曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說明如何下載及跳線設(shè)置，并“梁祝”在GW48系列開發(fā)平臺(tái)上下載調(diào)試成功。音樂優(yōu)美
標(biāo)簽： FPGA 硬件 電路設(shè)計(jì)
上傳用戶：zhangzhenyu
人民郵電出版社出版的《FPGA硬件接口設(shè)計(jì)實(shí)踐》一書的代碼。包括USB，PCI，I2C，UTRN，SPI等多種接口的VHDL代碼。
標(biāo)簽： FPGA 出版社 代碼 硬件
上傳時(shí)間： 2013-08-31
上傳用戶：lz4v4
JPEG靜止圖像壓縮解壓縮標(biāo)準(zhǔn)的硬件實(shí)現(xiàn)及其改進(jìn)算法的研究 這是本人做圖像壓縮時(shí)收藏的一個(gè)比較經(jīng)典的碩士論文，希望對(duì)大家有參考價(jià)值
標(biāo)簽： JPEG 碩士 圖像壓縮 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-09-01
上傳用戶：mqien
這是一個(gè)用MAX+PLUSII開發(fā)FPGA（1K30器件）開發(fā)的李沙育圖形發(fā)生器（硬件描述語(yǔ)言部分）。
標(biāo)簽： PLUSII FPGA 1K30 MAX
上傳時(shí)間： 2013-09-03
上傳用戶：zhyfjj
CPLD數(shù)字電路設(shè)計(jì)硬件描述語(yǔ)言一例+一本經(jīng)典教材，入門專用
標(biāo)簽： CPLD 數(shù)字 電路設(shè)計(jì) 硬件描述語(yǔ)言
上傳時(shí)間： 2013-09-04
上傳用戶：as275944189
這是一款USB接口ISP1582器件實(shí)現(xiàn)DMA傳輸?shù)妮o助電路的硬件設(shè)計(jì)源代碼
標(biāo)簽： 1582 USB ISP DMA
上傳時(shí)間： 2013-09-05
上傳用戶：1142895891
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
標(biāo)簽： CPLD ARM 工程
上傳用戶：zcs023047
此曼徹斯特碼的解碼程序是采用VHDL硬件語(yǔ)言編寫的。
標(biāo)簽： VHDL 硬件 曼徹斯特 語(yǔ)言
上傳時(shí)間： 2013-09-06
上傳用戶：zhouli
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
