32位MCU開發全攻略—下 32位MCU開發全攻略—下 32位MCU開發全攻略—下
標簽： MCU
上傳時間： 2013-05-30
上傳用戶：RedLeaves1995
Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。 本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。 論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。 關鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數字抽取濾波器
標簽： SigmaDelta 音頻 模數轉換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
在幾乎所有現代通訊和計算機網絡領域中，安全問題都起著非常重要的作用。隨著網絡應用的迅速發展，對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟，但由于它的計算復雜性大，所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統，對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值，相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統，我們希望它占用的空間更少，實現的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現，并對它們的結果進行對比，重點在于對并行度不同的串并混合算法進行實現比較，找到面積和速度的最佳結合點。通過對算法的實現和比較，發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好，最終得出結論，在所做實驗的四種情況中，面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較，找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法)，為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想，并對整個系統進行了軟硬件部分的劃分。通過分析，將標量乘算法，除子算法和多項式環算法劃分到軟件部分，并對其中的標量乘運算進行了詳細的分析介紹，將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結，提出進一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-07-01
上傳用戶：84425894
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
為了克服傳統的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時間： 2013-04-24
上傳用戶：hphh
隨著FPGA(FieldProgrammableGateArray)器件的應用越來越廣泛且重要，FPGA的測試技術也得到了廣泛重視和研究。基于FPGA可編程的特性，應用獨立的測試(工廠測試)需要設計數個測試編程和測試向量來完成FPGA的測試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題，以XilinxXC4000E系列FPGA為主要的研究對象，在詳細研究FPGA內部結構的基礎上，基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分，分別實現了以“一維陣列”為基礎的測試配置和測試向量，以較少了測試編程次數完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數據總線的測試方法，針對互連資源主要由線段和NMOS開關管組成的特點及其自身的故障模型，通過手工連線實現測試配置，僅通過4次編程就實現了對其完全測試。 在測試理論研究的基礎上，我們開發了能對FPGA器件進行實際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測試波形通過硬件仿真器轉化為真實測試激勵，測試響應再讀回到仿真軟件進行觀察，能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內首次實現了軟硬件協同在線測試FPGA。在該平臺支持下，我們成功完成了對各軍、民用型號FPGA的測試任務。 本研究成果為國內自主研發FPGA器件提供了有力保障，具有重大科研與實踐價值，成功解決了國外公司在FPGA測試技術上的壟斷問題，幫助國產FPGA器件實現完全國產化。
上傳時間： 2013-05-17
上傳用戶：wangyi39
隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
本代碼實現了OFDM系統的子空間盲信道估計，實現了ber性能
上傳時間： 2013-04-24
上傳用戶：gzming
