19位萬(wàn)年歷程序（帶8個(gè)定時(shí)器，4個(gè)鬧鐘）。
標(biāo)簽： 萬(wàn)年歷 程序 定時(shí)器
上傳時(shí)間： 2014-01-21
上傳用戶(hù)：c12228
用比較器A進(jìn)行斜邊AD轉(zhuǎn)換程序。 430F149:16位單片機(jī)平臺(tái),64K flash,2K RAM MCLK：8MHz ACLK：32.768kHz
標(biāo)簽： 430F149 32.768 flash 8MHz
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：問(wèn)題問(wèn)題
設(shè)計(jì)一個(gè)字節(jié)（8 位）比較器。 要求：比較兩個(gè)字節(jié)的大小，如a[7:0]大于 b[7:0]輸出高電平,否則輸出低電平,改寫(xiě)測(cè)試 模型,使其能進(jìn)行比較全面的測(cè)試 。
標(biāo)簽： 字節(jié) 比較器 比較
上傳時(shí)間： 2015-11-07
上傳用戶(hù)：manking0408
運(yùn)用always 塊設(shè)計(jì)一個(gè)八路數(shù)據(jù)選擇器。要求：每路輸入數(shù)據(jù)與輸出數(shù)據(jù)均為4 位2進(jìn)制數(shù)，當(dāng)選擇開(kāi)關(guān)(至少3 位)或輸入數(shù)據(jù)發(fā)生變化時(shí)，輸出數(shù)據(jù)也相應(yīng)地變
標(biāo)簽： always 數(shù)據(jù)選擇器 數(shù)據(jù) 輸入
上傳用戶(hù)：TF2015
程序能夠?qū)崿F(xiàn)將十二位的二進(jìn)制數(shù)5V對(duì)應(yīng)fffH變換成一路0~5V的電壓。 精度方面：在使用時(shí)上下波動(dòng)范圍大約是0~2fH能保證高位寄存器準(zhǔn)確； 調(diào)試過(guò)程中遇到了一系列問(wèn)題：（1）p0口的使用需接上拉電阻，內(nèi)部沒(méi)有帶電阻；（2）調(diào)試的過(guò)程最好使用單步運(yùn)行，以便于察看寄存器的內(nèi)容；（3）對(duì)系統(tǒng)板不熟悉，一些硬件方面容易出問(wèn)題，像口連接，電源、地的連接。（4）直流電源使用不準(zhǔn)確，內(nèi)部的各個(gè)電源輸出是獨(dú)立的，需要共地。
標(biāo)簽： fffH fH 程序 二進(jìn)制數(shù)
上傳時(shí)間： 2015-11-10
上傳用戶(hù)：一諾88
AVR單片機(jī)系列之所有寄存器名稱(chēng)及位定義、功能等說(shuō)明。
標(biāo)簽： AVR 單片機(jī) 寄存器 定義
上傳時(shí)間： 2015-11-11
上傳用戶(hù)：CSUSheep
裡面包含VB控制電腦i/p port所需的軟件，以及相關(guān)的範(fàn)例
標(biāo)簽： port 控制
上傳用戶(hù)：璇珠官人
著名的AVR 高壓編程器HVprog原理圖,y有了他就不再為熔絲錯(cuò)誤,負(fù)位腳變IO,ISP被鎖等等一些問(wèn)題而煩惱了
標(biāo)簽： HVprog AVR ISP IO
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：waitingfy
用verlog語(yǔ)言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。
標(biāo)簽： verlog FPGA CPLD 8位
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：siguazgb
采用8051單片機(jī)驅(qū)動(dòng)四位數(shù)碼管的定時(shí)器系統(tǒng)。采用keil編譯
標(biāo)簽： 8051 keil 單片機(jī)驅(qū)動(dòng) 數(shù)碼管
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：LouieWu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
