隨著經濟的發展，科學技術的進步，永磁電機的研發和控制技術都有了快速的發展。永磁電機的發展也帶來了永磁電機控制器的發展，電機控制器已經由傳統的模擬元件控制器，逐漸轉向數模混合控制器、全數字控制器。基于現場可編程門陣列(FPGA——Field Programmable Gate Array)的新一代數字電機控制技術得到越來越多的關注。現在的FPGA不僅實現了軟件需求和硬件設計的完美集合，還實現了高速與靈活性的完美結合，使其已超越了ASIC器件的性能和規模。在工業控制領域，FPGA雖然起步較晚，但是發展勢頭迅猛。 本文在介紹了傳統無刷直流電機控制技術的基礎上，分析了采用FPGA實現電機控制的優點。詳細介紹了使用硬件編程語言，在FPGA中編程實現永磁無刷直流電機速度閉環控制的各個關鍵環節，如：PI調節器、數字PWM等等。在實現永磁無刷直流電機速度閉環控制的同時，將速度檢測環節采用FPGA實現，減小了系統硬件開銷。在實現單臺永磁無刷直流電機速度閉環控制的基礎上，本文在一片FPGA芯片上實現了多臺永磁無刷直流電機的速度閉環獨立控制系統。介紹了采用FPGA進行多臺電機控制具有獨特的優勢，這些優勢使得FPGA在實現多臺電機控制時非常方便，具有單片機(MCU)和數字信號處理器(DSP)無法比擬的優點。文中對基于FPGA的單臺和多臺永磁無刷直流電機控制系統分別進行了實驗驗證。 FPGA編程靈活，設計方便，本文在FPGA中實現了各種不同的PWM調制方式。從電路方面詳細分析了采用不同的PWM調制，換相時無刷直流電機母線的反向電流問題。借助FPGA平臺，對各種PWM調制方式進行了實驗，對理論分析進行了驗證。 另外，本文介紹了目前非常流行的一種FPGA圖形化設計方法，即基于XSG(Xilinx System Generator)的FPGA設計。這種設計方法具有圖形化、模塊化的優點，大大方便了用戶的FPGA開發設計。在XSG中建立的仿真系統，區別于傳統的Simulink仿真，可以直接生成相應的硬件編程語言代碼下載到FPGA中運行。本文借助XSG軟件設計在XSG/Simulink中實現了永磁同步電機矢量控制系統的混合建模算法，并進行了仿真。
上傳時間： 2013-04-24
上傳用戶：wangyi39
介紹的多功能逆變焊機控制系統是以80C196KC為控制系統核心組成了最小單片機控制系統.文中首先討論了控制系統各部分電路如:脈寬調制電路、驅動電路、恒值采樣反饋電路、保護電路、參數預置與顯示電路的組成及工作原理.接著介紹了對于一個復雜的控制系統的如何采有模塊化程序設計方法來設計系統軟件,以及常用的軟件抗干擾措施.最后給出了所設計的多功能逆變焊機系統調試的試驗結果.
上傳時間： 2013-04-24
上傳用戶：semi1981
·內容簡介: 電動機的數字控制是電動機控制的發展趨勢，用單片機對電動機進行控制是實現電動機數字控制的最常用的手段。本書詳盡、系統地介紹直流電動機、交流電動機、步進電動機和無刷直流電動機這些常用電動機的控制原理和采用單片機進行控制的方法。結合這些控制原理和方法的介紹，給出了單片機控制電路和軟件。同時，還介紹用于電動機驅動的常用功率元器件的特性和驅動電路，用于電動機閉環控制的常用傳感器的原理以及與單片
上傳時間： 2013-06-09
上傳用戶：戀天使569
·內容簡介本書從MATLAB仿真角度系統地介紹了PID控制的基本理論、基本方法和應用技術，是作者多年來從事控制系統教學和科研工作的結晶，同時融入了國內外同行近年來所取得的新成果。 全書共分10章，包括連續系統和離散系統的PID控制；常用數字PID控制；專家PID和模糊PID控制；神經PID控制；遺傳算法PID控制；多變量解耦PID控制；幾種先進的PID控制；灰色PID控制；伺服系統PID控制；PID
上傳時間： 2013-06-18
上傳用戶：417313137
摘要:為改善傳統EMI 濾波器的濾波性能,分析并采用了合成扼流圈來替代傳統分立扼流圈,并根據濾 波器阻抗失配原理,通過分析L ISN 網絡與噪聲源的阻抗特性,分別對共差模等效電路進行分析與設計,提出 了基于合成扼流圈的開關電源EMI 濾波器設計方法。試驗結果證明,此方法是有效的,并已成功地應用在燃 料電池轎車用DC/ DC 變換器的控制電路板設計中。 關鍵詞:開關電源;電磁干擾;合成扼流圈;共模電感
上傳時間： 2013-06-09
上傳用戶：萬有引力
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統中被廣泛地使用。APD 模塊包含 APD 和一個信號調理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監視器
上傳時間： 2013-11-22
上傳用戶：zhangyigenius
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
本文以介質諧振器為起始，研究了介質諧振腔體濾波器的設計。文章首先介紹了介質諧振器基本的工作原理，圍繞模式分離與Q值提高研究了實際介質腔體濾波器中常用的工作在TE01模的介質諧振器的基本特性，并在此基礎上提出了一種新的介質諧振器結構，進一步提高介質諧振器模式分離度的同時，也提高了主模的品質因數。
上傳時間： 2013-11-07
上傳用戶：xhz1993
滑模
上傳時間： 2013-10-10
上傳用戶：haohaoxuexi
滑模
上傳時間： 2013-10-09
上傳用戶：wch1989
