《電子技術基礎(數字部分)》是根據國家教育部最新制定的《高職、高專教育數字電子技術基礎課程教學基本要求》，結合多年教學改革與實踐的基礎進行編寫的。《電子技術基礎(數字部分)》著重物理概念和基本原理的闡述，避免繁瑣的理論推導。在文字上，力求通俗易懂，便于自學。在內容上刪減了陳舊的、冗余的內容，減少內部電路分析，理論聯系實際，突出工程應用；增加中、大規模集成電路內容并適當介紹可編程邏輯器件PLD。 全書共八章，包括數字邏輯基礎、邏輯門電路、組合邏輯電路、集成觸發器、時序邏輯電路、脈沖波形的產生與整形、A/D及D/A轉換器、大規模集成電路等內容，并有與內容配合的思考題和習題。 《電子技術基礎(數字部分)》可作為全國招收初中五年制高職和中等專業學校工科電工類專業的教材，也可供相近專業的師生和工業技術人員參考。
上傳時間： 2013-04-24
上傳用戶：brucewan
TTCAN協議在CAN協議基礎之上，將事件觸發機制與實時性更高的時間觸發機制相結合，提高了網絡實時性，滿足對安全性要求苛刻的實時系統以及總線日益增長的信息負載的需求；同時，CAN總線技術的基礎為TTCAN總線技術研究奠定了很好的軟硬件支持條件。 論文首先介紹了TTCAN協議的通訊原理、軟硬件環境的建立和總線網絡性能的測試方法。 按照ISO11898－4標準的要求，在自主研發的CAN總線實時仿真系統上結合軟件編程能夠實現TTCAN協議的時間觸發通訊功能，使整個系統成為具有時間觸發功能的TTCAN總線通訊網絡，得到網絡要采用TTCAN協議通訊時各ECU必須具備穩定可靠的本地時鐘和相應的時鐘同步和計數機制的結論。 結合混合動力電動汽車動力系統對采用TTCAN協議通訊時的網絡性能進行了測試和分析，結果表明，TTCAN網絡中周期型消息的實時性不受網絡中其他消息的影響，時間觸發通訊方式和系統矩陣的調度安排在一定程度上減少了總線上消息間的沖突，提高了網絡實時性和總線帶寬利用率。 對比分析同等條件下TTCAN總線網絡和CAN總線網絡的性能，TTCAN協議能夠保證網絡總線在高峰值負載的情況下網絡的實時性。 研究了對TTCAN總線網絡中time master（時間主節點）和reference message（參考消息）進行故障診斷和容錯的方法，通過實驗驗證了采用冗余的方式能夠保證當前時間意義上的主節點和參考消息故障情況下整個網絡的性能不受影響，提高故障情況下網絡的可靠性。
上傳時間： 2013-04-24
上傳用戶：refent
自上世紀初以來，電力發電、輸配電系統都是三相系統。因此，大多數電機調速系統都是由三相電機與三相變頻器構成的。但是目前三相電機的地位已經受到一定的挑戰，一是在低壓大功率的傳動場合，二是在對系統可靠性要求很高的場合。而多相電機調速系統除了可以用低壓功率器件實現大功率等級外，具有多相冗余結構使調速系統的可靠性得以改善。因此，多相電機調速系統的研究受到日益廣泛的關注。 和常規的三相感應電機相比多相感應電機有著許多優點，例如多相感應電機在一相或多相定子繞組開路和短路時仍然可以起動或繼續運行，轉矩脈動小，轉子損耗小，運行性能好，可以在不提高相電壓的情況下增加電機的容量，比較適合應用于艦艇推進系統等方面。 本文在傳統的三相電機調速系統的基礎上，致力于研究多相電機調速系統，以多相感應電機為主要研究對象，進行了深入的研究，主要包括以下幾個方面： 1、對多相電機調速系統作了較為全面的綜述，介紹了多相電機調速系統的特點和國內外研究現狀。 2、研究了多相感應電機的基本結構。從電機的繞組連接方式入手，對多相感應電機進行了諧波分析，從理論上證明了多相電機相對于三相電機在減小諧波含量方面的優越性，同時探討了多相感應電機的數學模型。 3、在三相感應電機電磁設計程序的基礎上整理推導了多相感應電機的電磁設計程序，并用Visual C＋＋編程語言開發了多相感應電機的電磁設計軟件。 4、對多相感應電機的電磁場進行了詳細的分析，運用電磁場有限元分析軟件Maxwell 2D對本論文中的樣機的瞬態磁場進行分析，分析結果同用VC所編寫的電磁設計程序的計算結果進行比較，驗證了所設計樣機數據的合理性。
上傳時間： 2013-07-30
上傳用戶：是王洪文
隨著信息技術的飛速發展，數據吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數據的傳輸，而原有的并行數據傳輸總線結構上存在自身無法克服的缺陷，在高頻環境下容易串擾，而增大誤碼率。SATA串行總線技術應運而生。作為一種新型的總線接口，它提供了高達3.0Gbps的數據傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數據傳輸方式，有良好的抗干擾性能，有更強的達到32位的循環冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機總線接口技術的發展方向。FPGA作為一種低功耗的半導體器件，在高頻工作環境中有優良的性能，將處理器與低功耗FPGA結合起來使用是數據存儲應用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發器，能夠以6.25-622Mb/s的速度傳送數據，并且支持包括SATA協議在內的多種串行通信協議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術的接口協議，在此基礎提出滿足協議需求和適合FPGA設計的設計方案，并給出總體設計框圖，依照FPGA的設計方法，采用Xilinx公司的Virtex-4設計了一個符合SATA1.0接口協議的嵌入式存儲裝置，實現數據的存儲，仿真運行結果正常。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
由于傳統照明技術存在的種種弊端和能源的日益短缺，現代生產和生活的發展迫切需要一種高效節能、無污染、無公害的綠色照明技術取代傳統照明技術。固體LED光源作為一種新型節能環保光源，顯示出了巨大的發展潛力。 論文首先介紹了一種市電供電的兩級變換的發光二極管冗余驅動電路，通過第一級電路將市電整流并穩壓輸出，供電給第二級N+1冗余DC/DC變換電路，通過電流型閉環反饋對負載輸出恒定的電流電壓。通過PSIM仿真軟件進行分析，發現該電路不但輸出穩定，而且具有很高的安全性。其次，論文對軟開關變換技術進行了較為詳細的介紹，分析討論了適用于Buck電路的多種軟開關變換方法，著重研究了零電壓轉換PWM變換器在LED驅動電路中的應用。論文的最后一部分結合太陽能發電技術分析了太陽能LED路燈系統的組成結構和工作原理，重點論述了太陽能路燈設計中太陽能組件最大功率跟蹤、蓄電池安全高效充放電、LED燈具散熱等問題，提出了一種新型的最大功率跟蹤方法以及一種安全性較高的蓄電池供電方法。結合實際設計了一套太陽能LED路燈的參數以及組件選型，為實際設計太陽能LED路燈提供了部分理論依據。 關鍵詞：LED；驅動冗余電路；軟開關；太陽能LED路燈；最大功率跟蹤；鉛酸蓄電池；LED燈具散熱
上傳時間： 2013-05-23
上傳用戶：lijianyu172
隨著計算機及其外圍設備的發展，傳統的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優點，目前已經成為計算機外設接口的主流技術，在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2．0協議規范，設計了一款支持高速和全速傳輸的USB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規范，根據規范提出了一種USB2．0設備控制器整體構架方案，描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發，對設備控制器模塊進行優化設計，增加多個靈活的配置選項，根據不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數以及每個端點類型等，可以集成于多種USB系統中，適于各類USB設備的開發。本課題所取得的成果為USB2．0設備類的研究和開發積累了經驗，并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案，也為未來USB3．0接口IP核的開發和應用奠定了基礎。 @@關鍵詞USB2．0控制器；IP核；FPGA；驗證
上傳時間： 2013-06-30
上傳用戶：nanfeicui
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
在信息化發展的當前，音視頻等多媒體作為信息的載體，在社會生活的各個領域，起著越來越重要的作用。數字視頻的海量性成為阻礙其應用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標準，以其高性能的壓縮效率，成為備受關注的焦點和研究問題。H．264通過運動估計/運動補償（MP/MC）消除視頻時間冗余，對差值圖像進行離散余弦變換（DCT）消除空間冗余，對量化后的系數進行可變長編碼（VLC）消除統計冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網絡即將商用的推動，H．264以其優秀的壓縮性能，無論是無線信道傳輸方面，還是存儲容量有限的嵌入式設備都具有廣闊的應用前景。 但H．264在提升壓縮性能的同時付出的代價是算法復雜度的成倍增加，實際應用中人們對視頻解碼的實時性要求嚴格，已出現的對應算法代碼多基于PC通用處理器實現，而嵌入式設備的主頻和處理能力仍然相對有限，存儲容量相對較小，總線速率相對偏低，因此必須對標準對應算法進行優化移植，才能滿足實際應用的需求。 本文在對H．264標準及其新特性進行詳細介紹后，重點研究了在解碼端如何針對解碼耗時較多的模塊進行改進，然后將算法移植到ARM平臺，并針對平臺特點作出相應優化，最后完成解碼圖象顯示，并給出了測試結果。本文主要完成的工作如下： 詳細分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時，針對耗時較多的模塊如插值運算及去塊濾波模塊，提出了對應的改進算法并在H．264的參考軟件JM86上進行了實現，PC測試實驗證明了算法改進的優越性和運算優化的可行性。最后針對ARM平臺，在對程序結構和對應代碼進行優化之后，將其移植到WINCE系統之下，同時給出了WINCE平臺解碼后圖象加速顯示方法，并對最終測試結果與性能做出了評價。
上傳時間： 2013-06-04
上傳用戶：shijiang
地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成，可是隨著技算機技術的快速發展，邏輯部份目前已可以采用通用COTS產品，而輸入輸出部分還是需要各個信號廠家自己設計和生產，因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。 為了滿足以上要求，本文從實際應用角度出發，使信號系統的產品更加的開放透明，設計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統設計可以方便地和現場信號設備接口。 在硬件上采用冗余設計，以ARM為主處理器，整個系統無單點硬件故障，采集部分采用動態異或輸入設計，驅動部分采用安全驅動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準，使系統的安全性，可靠性，可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現，包括設計思想，具體實施，硬件和軟件的設計等。
上傳時間： 2013-06-12
上傳用戶：ljthhhhhh123
遙感圖像是深空探測和近地觀測所得數據的重要載體，在軍事和社會經濟生活領域發揮著重要作用。由于遙感圖像數據量巨大，它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應用具有重要的現實意義。CCSDS圖像壓縮算法是空間數據系統咨詢委員會(CCSDS)提出的圖像數據壓縮算法。該算法復雜度較低，并行性好，適合于硬件實現，能實現對空間數據的實時處理，從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰略、經濟建設等方面的遙感圖像的傳輸，必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發布的數據加密標準，它不但能抵抗各種攻擊，保證加密數據的安全性，而且易于軟件和硬件實現。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結構，用C語言實現了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構，用C語言實現了算法的加解密器。 (3)介紹了實現CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發工具、開發語言和硬件開發平臺。 (4)給出了CCSDS編碼器的FPGA實現方法和實現性能。 (5)給出了AES加密器的FPGA實現方法和實現性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統運用了流水線設計、高速內存設計、模塊并行化設計和模塊串行化設計等技術，在系統速度和資源面積上取得了較好的平衡，達到了預期的設計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
