通過fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
上傳用戶：wtrl
ACTEL A3P StartKit FPGA開發(fā)全套文擋（含測(cè)試源碼）
標(biāo)簽： StartKit ACTEL FPGA A3P
上傳時(shí)間： 2013-08-28
上傳用戶：litianchu
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航光盤內(nèi)附源碼
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航
上傳用戶：r5100
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用
標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制
上傳時(shí)間： 2013-08-29
本文：采用了FPGA方法來模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
標(biāo)簽： FPGA GPS 模擬 動(dòng)態(tài)
上傳時(shí)間： 2013-08-31
上傳用戶：pwcsoft
fpga實(shí)現(xiàn)ＣＡＮ總線控制器源碼,每個(gè)項(xiàng)目都有說明文件，介紹使用方法。
標(biāo)簽： fpga CAN 總線控制器 源碼
上傳用戶：1079836864
這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂的播放。用Verilog語(yǔ)言編寫的，對(duì)初學(xué)者會(huì)有一定的幫助。
標(biāo)簽： Verilog FPGA 音樂播放 實(shí)驗(yàn)
上傳時(shí)間： 2013-09-01
上傳用戶：13215175592
文件中包含有用fpga實(shí)現(xiàn)isp接口的源碼，以及和處理器接口，測(cè)試時(shí)處理器是ARM7。
標(biāo)簽： fpga isp 接口 源碼
上傳用戶：Aeray
CPLD源碼 達(dá)芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)
標(biāo)簽： CPLD 源碼 開發(fā)套件 達(dá)芬奇
上傳用戶：pei5
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語(yǔ)言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳用戶：bpgfl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
