<optgroup id="ueiiu"></optgroup>
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究，包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門(mén)面積不超過(guò)1萬(wàn)門(mén)，完全可應(yīng)用于SOC設(shè)計(jì)中。 本文重點(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況，本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開(kāi)發(fā)板，測(cè)試模塊讀入測(cè)試數(shù)據(jù)，發(fā)送入PC機(jī)的主機(jī)端。通過(guò)NI-VISA充當(dāng)軟件端，檢驗(yàn)測(cè)試數(shù)據(jù)的正確。
標(biāo)簽： FPGA USB 嵌入式 器件
上傳時(shí)間： 2013-07-24
上傳用戶：1079836864
(臺(tái)達(dá))開(kāi)關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用
標(biāo)簽： 開(kāi)關(guān)電源
上傳時(shí)間： 2013-06-15
上傳用戶：ybysp008
easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件
標(biāo)簽： easy 3.0 2.0 pro
上傳時(shí)間： 2013-07-25
上傳用戶：qazwsc
I2C總線規(guī)范與I2C器件C51讀寫(xiě)程序 本文簡(jiǎn)要介紹了I2C總線，并給出了I2C器件的C51讀寫(xiě)程序，極大的方便了大家對(duì)I2C總線的學(xué)習(xí)和設(shè)計(jì)應(yīng)用。程序設(shè)計(jì)采用模塊化設(shè)計(jì)，方便
標(biāo)簽： I2C C51 總線 器件
上傳時(shí)間： 2013-06-22
上傳用戶：763274289
光電子器件模型與OEIC模擬 作者：陳維友;楊樹(shù)人;劉式墉 本書(shū)是作者多年來(lái)在光電子器件電路模型和光電集成回路計(jì)算機(jī)輔助分析研究方面的工作總結(jié)。
標(biāo)簽： OEIC 光電子器件 模型 模擬
上傳時(shí)間： 2013-04-24
上傳用戶：lty6899826
FPGA是一種可通過(guò)用戶編程來(lái)實(shí)現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設(shè)計(jì)數(shù)字系統(tǒng)有設(shè)計(jì)靈活、低成本，低風(fēng)險(xiǎn)、面市時(shí)間短等好處。本課題在結(jié)合國(guó)際上FPGA器件方面的各種研究成果基礎(chǔ)上，對(duì)FPGA器件結(jié)構(gòu)進(jìn)行了深入的探討，重點(diǎn)對(duì)FPGA的互連結(jié)構(gòu)進(jìn)行了分析與優(yōu)化。FPGA器件速度和面積上相對(duì)于ASIC電路的不足很大程度上是由可編程布線結(jié)構(gòu)造成的，F(xiàn)PGA一般用大量的可編程傳輸管開(kāi)關(guān)和通用互連線段實(shí)現(xiàn)門(mén)器件的連接，而全定制電路中僅用簡(jiǎn)單的金屬線實(shí)現(xiàn)，傳輸管開(kāi)關(guān)帶來(lái)很大的電阻和電容參數(shù)，因而速度要慢于后者。這也說(shuō)明，通過(guò)優(yōu)化可編程連接方式和布線結(jié)構(gòu)，可大大改善電路的性能。本文研究了基于SRAM編程技術(shù)的FPGA器件中邏輯模塊、互連資源等對(duì)FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構(gòu)架后，首先對(duì)開(kāi)關(guān)矩陣進(jìn)行了研究，結(jié)合Wilton開(kāi)關(guān)矩陣和Disioint開(kāi)關(guān)矩陣的特點(diǎn)，得到一個(gè)連接更加靈活的開(kāi)關(guān)矩陣，提高了FPGA器件的可布線性，接著本課題中又對(duì)通用互連線長(zhǎng)度、通用互連線間的連接方式和布線通道的寬度等進(jìn)行了探討，并針對(duì)本課題中的FPGA器件，得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結(jié)構(gòu)，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達(dá)到一個(gè)很好的折中。 接下來(lái)課題中對(duì)FPGA電路的可編程邏輯資源進(jìn)行了研究，得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結(jié)構(gòu)，使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結(jié)構(gòu)中編程電路結(jié)構(gòu)的設(shè)計(jì)，并簡(jiǎn)單介紹了SRAM單元的晶體管級(jí)設(shè)計(jì)原理。最后，在對(duì)FPGA構(gòu)架研究基礎(chǔ)上，完成了一款FPGA電路的設(shè)計(jì)并設(shè)計(jì)了相應(yīng)的電路測(cè)試方案，該課題結(jié)合CETC58研究所的一個(gè)重要項(xiàng)目進(jìn)行，目前已成功通過(guò)CSMC0.6μm 2P2M工藝成功流片，測(cè)試結(jié)果顯示其完全達(dá)到了預(yù)期的性能。
標(biāo)簽： SRAM FPGA 器件設(shè)計(jì)
上傳用戶：6546544
半導(dǎo)體器件物理基礎(chǔ) 電子入門(mén)到精通
標(biāo)簽： 半導(dǎo)體器件 物理
上傳用戶：唐僧他不信佛
·單片機(jī)外圍器件實(shí)用手冊(cè)存儲(chǔ)器分冊(cè)
標(biāo)簽： 單片機(jī) 分 外圍器件 實(shí)用手冊(cè)
上傳用戶：xiehao13
·摘要： 本文提出了在DSP器件上實(shí)現(xiàn)Modbus協(xié)議,并在此基礎(chǔ)上與GP觸摸屏通訊.這不僅擴(kuò)展了GP觸摸屏可連接器件的范圍,而且對(duì)開(kāi)發(fā)者采用GP觸摸屏作為帶串口的智能設(shè)備的上位機(jī)和人機(jī)界面(HMI)提供了參考.
標(biāo)簽： Modbus DSP 器件 協(xié)議
上傳時(shí)間： 2013-06-26
上傳用戶：Ruzzcoy
Altera大部分主流的器件選型手冊(cè)，包括編程芯片、數(shù)據(jù)線、開(kāi)發(fā)板的介紹等。
標(biāo)簽： ALTERA 器件選型
上傳時(shí)間： 2013-07-23
上傳用戶：ommshaggar
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
