第一章 面陣圖像傳感器系統集成電路11. 1 德州儀器（TEXASINSTRUMENTS）圖像傳感器系統集成電路11. 1. 1 PAL制圖像傳感器應用電路11. 1. 2 通用圖像傳感器應用電路181. 1. 3 NTSC圖像傳感器應用電路641. 1. 4 圖像傳感器時序和同步產生電路1061. 1. 5 圖像傳感器串聯驅動電路1501. 1. 6 圖像傳感器并聯驅動電路1651. 1. 7 圖像傳感器信號處理電路1691. 1. 8 圖像傳感器采樣和保持放大電路1761. 1. 9 TCK211型圖像傳感器檢測和接口電路1821. 2 三星（SAMSUNG）圖像傳感器系統集成電路1931. 2. 1 CCIR圖像傳感器應用電路1941. 2. 2 NTSC. EIA圖像傳感器應用電路2031. 2. 3 圖像傳感器時序和同步產生電路2401. 2. 4 圖像傳感器驅動電路2501. 2. 5 圖像傳感器信號處理電路2571. 3 LG圖像傳感器系統集成電路2631. 3. 1 NTSC. CCIR圖像傳感器應用電路2641. 3. 2 圖像傳感器時序和同步產生電路2841. 3. 3 圖像傳感器驅動電路3021. 3. 4 圖像傳感器信號處理電路310第二章 線陣及其他圖像傳感器系統集成電路3242. 1 東芝TCD系列線陣圖像傳感器應用電路3242. 2 德州儀器（TEXASINSTRUMENTS）線陣圖像傳感器應用電路3532. 3 日立面陣圖像傳感器應用電路4012. 4 CMOS圖像傳感器應用電路435第三章 磁傳感器應用電路4603. 1 差動磁阻傳感器應用電路4603. 2 磁場傳感器應用電路4793. 3 轉速傳感器應用電路4873. 4 角度傳感器應用電路4993. 5 齒輪傳感器應用電路5143. 6 霍爾傳感器應用電路5183. 7 霍爾效應鎖定集成電路應用5463. 8 無接觸電位器式傳感器應用電路5583. 9 位置傳感器應用電路5603. 10 其他磁傳感器應用電路574 《現代傳感器集成電路》全面系統地介紹了當前國外各類最新和最常用的傳感器集成電路的實用電路。對具有代表性的典型產品集成電路的原理電路和應用電路及其名稱、型號、主要技術參數等都作了較詳細的介紹。 本書分為三章，主要介紹各類面陣和線陣圖像傳感器集成電路及磁傳感器應用電路等技術資料。書中內容取材新穎，所選電路型號多、參數全、實用性強，是各領域從事自動控制研究、生產、設計、維修的技術人員和大專院校有關專業師生的工具書。為PDS文件，可在本站下載PDG閱讀工具：pdg閱讀器下載|pdg文件閱讀器下載
上傳時間： 2013-10-27
上傳用戶：梧桐
本文將探討微控制器與 PSoC (可編程系統單晶片)在數位電視應用上的設計挑戰，並比較微控制器和 PSoC 架構在處理這些挑戰時的不同處，以有效地建置執行。
上傳時間： 2013-11-22
上傳用戶：gengxiaochao
讀溫感DS18B20顯示溫度值帶小數，c源代碼
上傳時間： 2013-10-23
上傳用戶：清風冷雨
提出一種以現場可編程門陣列（FPGA）為硬件核心的鋼絲繩漏磁無損檢測系統設計方案，設計了外圍電路并對嵌入式IP軟核進行了配置，利用C語言和VHDL硬件描述語言編寫了檢測系統軟件程序。實驗表明該系統具有功耗低、運算能力強、精度高、便于攜帶等優點。
上傳時間： 2015-01-01
上傳用戶：pans0ul
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設計中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點和多點分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串擾……………………………………………………...122.4.2 天線因素和長度規則………………………………………………...122.4.3 串聯終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串擾模型……………………………………………………………..142.5.3 返回線路數目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時間： 2013-10-19
上傳用戶：HGH77P99
減小電磁干擾的印刷電路板設計原則 內 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態引腳活動引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對稱性3 1.5 差模和共?！?.3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設計中的微處理器地.4 2.1.4 信號返回地……5 2.1.5 模擬數字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點和多點分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區…11 2.4 信號線……...12 2.4.1 容性和感性串擾……...12 2.4.2 天線因素和長度規則...12 2.4.3 串聯終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串擾模型……..14 2.5.3 返回線路數目..14 2.5.4 對板外信號I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結…………………………………………17 5 參考文獻………………………17
上傳時間： 2013-10-22
上傳用戶：a6697238
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
高功率密度電機——開關磁阻電機，運用于電動汽車及家電
上傳時間： 2013-11-03
上傳用戶：座山雕牛逼
磁粉離合器是一種性能優越的自動控制元件。為解決某型號雷達中磁粉離合器故障檢測困難的問題，基于AT89C55WD設計了一種磁粉離合器智能檢測系統，由檢測控制儀和測試臺組成，可對磁粉離合器進行跑合試驗，以自動或手動方式測試磁粉離合器的性能。提高了修理機構對磁粉離合器進行修理的能力，具有顯著的經濟效益。
上傳時間： 2013-11-25
上傳用戶：born2007
