日本不卡影院,亚洲国产精品91,高潮一区二区

電路保護(hù)(hù)

基于TMS320C6713和USB2.0的多路實(shí)時(shí)信號(hào)采集系統(tǒng)的研究.rar

隨著現(xiàn)代科學(xué)技術(shù)的迅速發(fā)展和人們對(duì)數(shù)據(jù)采集技術(shù)要求的日益提高，近年來(lái)數(shù)據(jù)采集技術(shù)得到了長(zhǎng)足的發(fā)展，主要表現(xiàn)為精度越來(lái)越高，傳輸?shù)乃俣仍絹?lái)越快。但是各種基于ISA、PCI 等總線的數(shù)據(jù)采集系統(tǒng)存在著安裝麻煩、受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源的限制、可擴(kuò)展性差等缺陷，嚴(yán)重的制約了它們的應(yīng)用范圍。USB 總線的出現(xiàn)很好的解決了上述問(wèn)題，它是1995 年INTEL、NEC、MICROSOFT、IBM 等公司為解決傳統(tǒng)總線的不足而推出的一種新型串行通信標(biāo)準(zhǔn)。為了適應(yīng)高速傳輸?shù)男?要，2004 年4月，這些公司在原來(lái)1.1 協(xié)議的基礎(chǔ)上制定了USB2.0 傳輸協(xié)議，使傳輸速度達(dá)到了480Mb/s。該總線具有安裝方便、高帶寬、易擴(kuò) 展等優(yōu)點(diǎn)，已經(jīng)逐漸成為現(xiàn)代數(shù)據(jù)采集傳輸?shù)陌l(fā)展趨勢(shì)。以高速數(shù)字信號(hào)處理器（DSPs）為基礎(chǔ)的實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)近年來(lái)發(fā)展迅速，并獲得了廣泛的應(yīng)用。TMS320C6713 是德州儀器公司（ Texas Instrument ）推出的浮點(diǎn)DSPs ，其峰值處理能力達(dá)到了 1350MFLOPS，是目前國(guó)際上性能最高的DSPs 之一。同時(shí)該DSPs 接口豐富，擴(kuò)展能力強(qiáng)，非常適合于做主控芯片。基于TMS320C6713 和USB2.0，本文設(shè)計(jì)了一套多路實(shí)時(shí)信號(hào)采集系統(tǒng)。該設(shè)計(jì)充分利用了高速數(shù)字信號(hào)處理器TMS320C6713 和USB 芯片 CY7C68001 的各種優(yōu)點(diǎn)，實(shí)現(xiàn)了傳輸速度快，采樣精度高，易于擴(kuò)展，接口簡(jiǎn)單的特點(diǎn)。在本文中詳細(xì)討論了各種協(xié)議和功能模塊的設(shè)計(jì)。本文的設(shè)計(jì)主要分為硬件部分和軟件部分，其中硬件部分包括模擬信號(hào)輸入模塊，AD 數(shù)據(jù)采集模塊，USB 模塊，所有的硬件模塊都在TMS320C6713 的協(xié)調(diào)控制下工作，軟件部分包括DSP 程序和PC 端程序設(shè)計(jì)。總的設(shè)計(jì) 思想是以TMS320C6713為核心，通過(guò)AD 轉(zhuǎn)換，將采集的數(shù)據(jù)傳送給 TMS320C6713 進(jìn)行數(shù)據(jù)處理，并將處理后的數(shù)據(jù)經(jīng)過(guò)USB 接口傳送到上位機(jī)。

標(biāo)簽： C6713 320C 6713 TMS

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：fudong911
基于USB總線和LabVIEW多路溫度測(cè)試儀開(kāi)發(fā).rar

燃料電池電動(dòng)汽車(chē)DC/DC變換器的諸如工作電壓、電流、效率、體積、重量、溫度這些參數(shù)指標(biāo)中溫度參數(shù)是一個(gè)尤為重要的參數(shù)。如何對(duì)DC/DC變換器內(nèi)部多點(diǎn)溫度參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測(cè)從而為DC/DC變換器提供可靠的溫度參數(shù)就成為本課題的直接來(lái)源和選題依據(jù)。 USB總線具有即插即用、使用方便、易于擴(kuò)展以及抗干擾能力強(qiáng)等其它總線無(wú)法比擬的優(yōu)點(diǎn)。如今USB已經(jīng)成為PC上的標(biāo)準(zhǔn)接口，并迅速占領(lǐng)了計(jì)算機(jī)中、低速外設(shè)的市場(chǎng)。而且隨著計(jì)算機(jī)功能的不斷強(qiáng)大，虛擬儀器技術(shù)也在不斷發(fā)展。它代表了測(cè)量與控制技術(shù)的未來(lái)發(fā)展方向。本課題的研究目的就是希望將USB總線技術(shù)和虛擬儀器技術(shù)應(yīng)用到測(cè)量系統(tǒng)中，充分利用實(shí)驗(yàn)室現(xiàn)有的資源，設(shè)計(jì)一個(gè)基于USB總線和LabVIEW的多路溫度測(cè)試儀。在了解DC/DC變換器內(nèi)部主電路的拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上，考慮測(cè)試系統(tǒng)抗干擾技術(shù)，選用擴(kuò)展了USB功能的微控制器芯片STM32F103和高精度溫度傳感器PT1000完成了基于恒流源的多通道溫度檢測(cè)電路原理圖與印刷電路板設(shè)計(jì)。在學(xué)習(xí)USB協(xié)議和電子芯片數(shù)據(jù)手冊(cè)的基礎(chǔ)上編寫(xiě)了測(cè)試儀的下位機(jī)固件程序。通過(guò)LabVIEW中的NI—VISA開(kāi)發(fā)驅(qū)動(dòng)程序?qū)崿F(xiàn)上位機(jī)與USB設(shè)備的通信功能。在LabVIEW虛擬儀器軟件開(kāi)發(fā)平臺(tái)中編寫(xiě)用戶(hù)界面并建立合理的報(bào)表生成系統(tǒng)，有效存儲(chǔ)數(shù)據(jù)提供用戶(hù)查詢(xún)。直接在LabVIEW環(huán)境下通過(guò)NI—VISA開(kāi)發(fā)能驅(qū)動(dòng)用戶(hù)USB系統(tǒng)應(yīng)用程序，完全避開(kāi)了以前開(kāi)發(fā)USB驅(qū)動(dòng)程序的復(fù)雜性，大大縮短了開(kāi)發(fā)周期，節(jié)省了開(kāi)發(fā)成本。設(shè)計(jì)完畢后對(duì)系統(tǒng)進(jìn)行了軟硬件聯(lián)調(diào)，通道標(biāo)定和現(xiàn)場(chǎng)試驗(yàn)，并進(jìn)行了精度分析。實(shí)驗(yàn)結(jié)果表明課題在這一研究過(guò)程中取得了預(yù)期的良好結(jié)果。

標(biāo)簽： LabVIEW USB 總線

上傳時(shí)間： 2013-06-07

上傳用戶(hù)：kennyplds
ICETEK-DM642-EDUlabv1.3.rar

瑞泰開(kāi)發(fā)板ICETEK-DM642的實(shí)驗(yàn)例程實(shí)驗(yàn)5.1：發(fā)光二極管的顯示編程––––––––––––––––––– 85 實(shí)驗(yàn)5.2：定時(shí)器控制發(fā)光二極管的顯示–––––––––––––––– 90 實(shí)驗(yàn)5.3：音頻輸出––––––––––––––––––––––––– 94 實(shí)驗(yàn)5.4：BSL 測(cè)試––––––––––––––––––––––––– 97 實(shí)驗(yàn)5.5：FLASH 燒寫(xiě)和程序自啟動(dòng)（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本圖象算法實(shí)現(xiàn)–––––––––––104 實(shí)驗(yàn)5.6---實(shí)驗(yàn)5.19：視頻驅(qū)動(dòng)程序應(yīng)用––––––––––––––––104 實(shí)驗(yàn)5.20：視頻圖像處理-取反––––––––––––––––––––122 實(shí)驗(yàn)5.21：視頻圖像處理-直方圖統(tǒng)計(jì)–––––––––––––––––124 實(shí)驗(yàn)5.22：視頻圖像處理-直方圖均衡化增強(qiáng)––––––––––––––126 實(shí)驗(yàn)5.23：視頻圖像處理-中值濾波–––––––––––––––––– 129 實(shí)驗(yàn)5.24：視頻圖像處理-邊緣檢測(cè)（Sobel 算子）––––––––––––132 實(shí)驗(yàn)5.25：視頻圖像處理-傅立葉變換––––––––––––––––– 136 實(shí)驗(yàn)5.26：視頻圖像處理-彩色空間變換–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 實(shí)現(xiàn)OSD 功能及圖象算法–––– 144 實(shí)驗(yàn)5.27---實(shí)驗(yàn)5.30：視頻圖像與圖形的疊加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的復(fù)雜圖象算法實(shí)現(xiàn)––––––––––– 148 實(shí)驗(yàn)5.31：視頻圖像處理-H.263 編碼解碼––––––––––––––––148 實(shí)驗(yàn)5.32：視頻圖像處理-JPEG2 編碼解碼–––––––––––––––153 實(shí)驗(yàn)5.33：視頻圖像處理-MPEG2 編碼解碼–––––––––––––––157 實(shí)驗(yàn)5.34：視頻圖像處理-運(yùn)動(dòng)圖像檢測(cè)––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的圖象網(wǎng)絡(luò)算法實(shí)現(xiàn)–––––––––––166 實(shí)驗(yàn)5.35：視頻圖像處理-JPEG 網(wǎng)絡(luò)攝像機(jī)–––––––––––––––166 實(shí)驗(yàn)5.36：視頻圖像處理-雙路JPEG 網(wǎng)絡(luò)攝像機(jī)–––––––––––––170 實(shí)驗(yàn)5.37：視頻圖像處理-視頻網(wǎng)絡(luò)服務(wù)器––––––––––––––– 174 實(shí)驗(yàn)5.38：視頻圖像處理-視頻網(wǎng)絡(luò)客戶(hù)端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的語(yǔ)音算法實(shí)現(xiàn)：–––––––––––––184 實(shí)驗(yàn)5.39：語(yǔ)音處理-數(shù)字回聲–––––––––––––––––––– 184 實(shí)驗(yàn)5.40：語(yǔ)音處理-濾波處理–––––––––––––––––––– 187 實(shí)驗(yàn)5.41：語(yǔ)音處理-濾波處理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位機(jī)通訊實(shí)驗(yàn)–––––––––––– 191 實(shí)驗(yàn)5.42：通信-異步串口––––––––––––––––––––––191 實(shí)驗(yàn)5.43：通信-PCI 總線–––––––––––––––––––––– 194 實(shí)驗(yàn) 5.44：視頻圖像處理-生成圖像文件–––––––––––––––– 198

標(biāo)簽： ICETEK-DM EDUlabv 642

上傳時(shí)間： 2013-05-31

上傳用戶(hù)：zxianyu
PCB故障診斷路內(nèi)測(cè)試系統(tǒng)的研究.rar

電子功能模件是機(jī)電產(chǎn)品的基本組成部分，其水平高低直接決定整個(gè)機(jī)電產(chǎn)品的工作質(zhì)量。當(dāng)前PCB自動(dòng)測(cè)試系統(tǒng)大多為歐美產(chǎn)品，價(jià)格相當(dāng)昂貴，遠(yuǎn)遠(yuǎn)超出我國(guó)中小電子企業(yè)的承受能力。為了提高我國(guó)中小企業(yè)電子設(shè)備的競(jìng)爭(zhēng)力，本課題研發(fā)了適合于我國(guó)中小企業(yè)、價(jià)格低廉、使用方便的PCB路內(nèi)測(cè)試系統(tǒng)。本文首先詳細(xì)介紹了PCB各種檢測(cè)技術(shù)的原理和特點(diǎn)，然后根據(jù)本課題面向的用戶(hù)群和他們對(duì)PCB測(cè)試的需求，組建PCB內(nèi)測(cè)試系統(tǒng)。本系統(tǒng)基于虛擬儀器設(shè)計(jì)思想，以PCB上模擬電子器件、組合邏輯電路及由其構(gòu)成的功能模塊等為被測(cè)對(duì)象，包括路內(nèi)測(cè)試儀、邏輯分析單元、信號(hào)發(fā)生器、高速數(shù)據(jù)采集器、多路通道掃描器及針床。其中：路內(nèi)測(cè)試儀對(duì)不同被測(cè)對(duì)象選擇不同測(cè)試方法，采用電位隔離法實(shí)現(xiàn)了被測(cè)對(duì)象與PCB上其他元器件的隔離，并采用自適應(yīng)測(cè)試方法提高測(cè)試結(jié)果的準(zhǔn)確度。邏輯分析單元主要采用反向驅(qū)動(dòng)技術(shù)測(cè)試常見(jiàn)的組合邏輯電路。信號(hào)發(fā)生器能同時(shí)產(chǎn)生兩路正弦波、方波、斜波、三角波等常用波形。數(shù)據(jù)采集器能同時(shí)采集四路信號(hào)，以USB接口與主機(jī)通訊。多路通道掃描器采用小型繼電器陣列來(lái)實(shí)現(xiàn)，可擴(kuò)展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點(diǎn)。實(shí)踐表明，本系統(tǒng)能對(duì)常用電子功能模件進(jìn)行自動(dòng)測(cè)試，基本達(dá)到了預(yù)期目標(biāo)。

標(biāo)簽： PCB 故障診斷測(cè)試系統(tǒng)

上傳時(shí)間： 2013-06-06

上傳用戶(hù)：klds
基于FPGA的多路數(shù)字視頻光纖傳輸系統(tǒng)的研究與設(shè)計(jì).rar

隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來(lái)越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù)，提出了一種無(wú)壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案，并詳細(xì)分析方案的設(shè)計(jì)過(guò)程。系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì)，F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真，同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能，最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒(méi)有不規(guī)則的閃爍、沒(méi)有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國(guó)家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點(diǎn)，能廣泛應(yīng)用于各場(chǎng)合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。關(guān)鍵詞：FPGA，光纖傳輸，視頻信號(hào)

標(biāo)簽： FPGA 多路光纖傳輸系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶(hù)：zxh1986123
基于FPGA與AD9857的四路DVBC調(diào)制器的設(shè)計(jì).rar

隨著數(shù)字時(shí)代的到來(lái)，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無(wú)線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。近年來(lái)，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開(kāi)發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路Q(chēng)AM調(diào)制的全過(guò)程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過(guò)程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過(guò)程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開(kāi)發(fā)流程。 5.深入研究了基于FPAG代碼開(kāi)發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路Q(chēng)AM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。

標(biāo)簽： FPGA 9857 DVBC

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：sn2080395
基于FPGA的H.264變換量化、去方塊濾波研究及設(shè)計(jì).rar

H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專(zhuān)家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專(zhuān)家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。

標(biāo)簽： FPGA 264 變換

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：lanjisu111
H.264幀內(nèi)預(yù)測(cè)算法優(yōu)化及幾個(gè)重要模塊的FPGA實(shí)現(xiàn).rar

H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫(huà)質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類(lèi)特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。

標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)

上傳時(shí)間： 2013-06-13

上傳用戶(hù)：夜月十二橋
基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實(shí)現(xiàn).rar

H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺(jué)質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過(guò)結(jié)合SAD的模式選擇方法來(lái)減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌?lèi)型進(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來(lái)確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來(lái)算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來(lái)的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過(guò)8×8次加法和2×8次移位運(yùn)算便可完成，與原來(lái)12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。仿真表明，通過(guò)使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。

標(biāo)簽： FPGA 264 編解碼

上傳時(shí)間： 2013-07-18

上傳用戶(hù)：zukfu
基于FPGA的多路脈沖時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).rar

在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測(cè)量作用產(chǎn)物的探測(cè)系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場(chǎng)的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開(kāi)發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語(yǔ)言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開(kāi)發(fā)了上層控制軟件來(lái)控制各路脈沖時(shí)序及屬性。該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級(jí)。可以同時(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長(zhǎng)為5ns。

標(biāo)簽： FPGA 多路脈沖

上傳時(shí)間： 2013-06-15

上傳用戶(hù)：ZJX5201314